位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第6页 > W332M64V-100BC > W332M64V-100BC PDF资料 > W332M64V-100BC PDF资料1第5页
怀特电子设计
图。 3 - 模式寄存器定义
BURST
长
A
12
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
地址总线
W332M64V-XBX
表1 - 爆定义
起始列
地址
A0
0
1
A0
0
1
0
1
A0
0
1
0
1
0
1
0
1
访问顺序的内爆
类型=顺序
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
CN ，CN + 1 ，道道通+ 2
道道通+ 3 ，道道通+ 4 ...
... CN - 1 ，
道道通...
类型=交错
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
不支持
2
模式寄存器（ MX）
保留*保留* WB运算模式
CAS延迟
BT
突发长度
*如果编程
M12, M11, M10 = 0, 0
为确保兼容性
未来的设备。
M2 M1M0
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
1
2
4
8
4
突发长度
M3 = 0
M3 = 1
1
2
4
8
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
整页
8
M3
0
1
突发类型
顺序
交错
A2
0
0
0
0
1
1
1
1
A1
0
0
1
1
A1
0
0
1
1
0
0
1
1
M6 M5 M4
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
CAS延迟
版权所有
版权所有
2
3
版权所有
版权所有
版权所有
版权所有
满
页面
(y)
N = A
0-9
（位置0 -Y ）
M8
0
-
M7
0
-
M6-M0
定义
-
经营模式
标准工作
所有其他国家保留
M9
0
1
写突发模式
编程的突发长度
访问单一位置
注意事项：
1.对于整版访问：Y = 1024。
2.两个突发长度， A1-9选择块的两突发; A0选择起点
块内的列。
3.四的突发长度， A2-9选择块的四连拍; A0-1选择出发
块内的列。
4.八的突发长度， A3-9选择块的八个突发; A0-2选择
起始块内列。
5.对于全页突发，全行被选中， A0-9选择起始列。
6.每当给定序列内到达该块的边界之上，所述
以下访问块内包装。
7.一个的脉冲串长度， A0-9选择唯一的列将被访问，并且模式
寄存器位M3被忽略。
2005年2月
第0版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
