ADF7025
寄存器3接收机时钟寄存器
解调
时钟分频
BB OFFSET
时钟分频
地址
位
SEQUENCER时钟分频
CDR时钟分频
DB23
DB22
DB21
DB20
DB19
DB18
DB17
DB16
DB15
DB14
DB13
DB12
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
C2(1)
C4(0)
C3(0)
SK8
0
0
.
1
1
SK7
0
0
.
1
1
...
...
...
...
...
...
SK3
0
0
.
1
1
SK2
0
1
.
1
1
SK1
1
0
.
0
1
SEQ_CLK_DIVIDE
1
2
.
254
255
BK2
0
0
1
OK2
0
0
1
1
OK1
0
1
0
1
BK1
0
1
x
BBOS_CLK_DIVIDE
4
8
16
DEMOD_CLK_DIVIDE
4
1
2
3
FS8
0
0
.
1
1
FS7
0
0
.
1
1
...
...
...
...
...
...
FS3
0
0
.
1
1
FS2
0
1
.
1
1
FS1
1
0
.
0
1
CDR_CLK_DIVIDE
1
2
.
254
255
C1(1)
05542-042
OK2
OK1
BK2
图42.注册3 -接收机时钟寄存器
注册3 -接收机时钟寄存器评论
基带偏移的时钟频率（ BBOS_CLK ）必须大于1 MHz和小于2兆赫兹，其中：
XTAL
BBOS
_
CLK
=
BBOS
_
CLK
_
DIVIDE
该解调器的时钟（ DEMOD_CLK ）必须< 12兆赫，其中：
XTAL
解调
_
CLK
=
解调
_
CLK
_
DIVIDE
数据/时钟恢复频率（ CDR_CLK ）应在（32 ×数据速率）的2％ ，其中：
解调
_
CLK
CDR
_
CLK
=
CDR
_
CLK
_
DIVIDE
注意，这可能会影响XTAL的选择，取决于所要求的数据速率。
音序器的时钟（ SEQ_CLK ）提供时钟的数字接收模块。它应该是接近100千赫。
XTAL
SEQ
_
CLK
=
SEQ
_
CLK
_
DIVIDE
版本A |第31页44
BK1
SK8
SK7
SK6
SK5
SK4
SK3
SK2
SK1
FS8
FS7
FS6
FS5
FS4
FS3
FS2
FS1
DB0
