ADF7025
Postdemodulator过滤器
第二阶数字低通滤波器去除多余的噪音
从在所述的输出的解调的比特流
鉴别。这postdemodulator滤波器的带宽是
可编程的，并且为用户的数据速率必须被优化。如果
带宽被设置得窄，表现由于劣化
间干扰（ISI）。如果该带宽设置得
宽，多余的噪音降低了接收机的性能。
通常情况下，该滤波器的3分贝带宽被设置为约
0.75倍用户的数据速率，使用的位R4_DB [ 6点15分。
BW是由控制寄存器6鉴别
R6_DB [书4:13 ]并且被定义为
DISCRIMINATOR_BW
=
DEMOD_CLK/(4
×
F
开发
)
其中：
DEMOD_CLK
是因为在注册3接收机钟确定
注册部分。
F
开发
是从在FSK载波频率的偏差
调制。
位切片机
所接收的数据是由阈值检测上述回收
输出的postdemodulator低通滤波器的。在相关器/
解调器，所述频率的二进制输出信号电平
鉴别器总是集中于0，因此，限幅器
阈值水平可以被固定为0，并且该解调器
性能是独立的游程长度的限制
发送数据比特流。这导致了可靠的数据恢复，
其不从经典的基线漂移患
存在于更传统的频移键控解调器的问题。
Postdemodulator带宽寄存器设置
在postdemodulator滤波器的3 dB带宽控制
由位R4_ DB [ 6:15 ]和由下式给出
2
10
×
2
π
×
F
截止
发表_解调_ BW _设置
=
解调_ CLK
数据同步
一个过取样的数字PLL被用于重新同步该接收
比特数据流的本地时钟。的过采样时钟速率
锁相环（ CDR_CLK ）必须被设定在32倍的数据速率。见
注册3 -接收机时钟寄存器部分的定义
如何编程。时钟恢复PLL可容纳
达频率误差为± 2％。
哪里
F
截止
是目标3 dB带宽在后的赫
解调器的过滤器。这通常应设置为0.75倍
的数据速率（DR） 。
是的FSK相关器/解调部分样品设置
DEMOD_CLK
= 11.0592 MHz的
DR
= 200 kbps的
F
开发
= 300千赫
因此，
F
截止
= 0.75 × 200 × 10
3
Hz
POST_DEMOD_BW
= 2
11
×
π
× 150 × 10
3
赫兹/ （ 11.0592兆赫）
POST_DEMOD_BW
=
圆
(87.266) = 87
和
DISCRIMINATOR_BW
= （ 11.0592兆赫） / （ 4 × 300 × 10
3
) =
9.21 = 9 （四舍五入到最接近的整数）
表6.寄存器设置
设置名称
POST_DEMOD_BW
DISCRIMINATOR BW
注册地址
R4_DB [ 6:15 ]
R6_DB [ 4:13 ]
价值
0x09
0x58
FSK相关器的寄存器设置
以使FSK相关器/解调器，位R4_DB [5：4 ]
应该被设置为01。为了达到最佳性能，带宽
FSK的相关器的具体偏差必须进行优化
频率所使用的FSK发射器。
版本A |第21页44
