ADF4156
引脚配置和功能描述
R
SET
CP
CPGND
AGND
RF
IN
B
RF
IN
A
AV
DD
REF
IN
1
2
3
4
5
6
7
8
16
15
V
P
DV
DD
MUXOUT
LE
数据
时钟
CE
05863-003
顶视图
（不按比例）
ADF4156
14
13
12
11
10
9
CPGND
AGND
AGND
RF
IN
B
RF
IN
A
1
2
3
4
5
20
19
18
17
16
销1
指标
CP
R
SET
V
P
DV
DD
DV
DD
顶视图
（不按比例）
ADF4156
15
14
13
12
11
MUXOUT
LE
数据
时钟
CE
6
7
8
9
10
DGND
图3. TSSOP引脚配置
图4. LFCSP封装引脚配置
表5.引脚功能描述
TSSOP
1
LFCSP
19
助记符
R
SET
描述
在此引脚与地之间的电阻设置最大电荷泵的输出电流。该
我的关系
CP
和R
SET
is
25.5
I
cpMax则
=
R
SET
2
3
4
5
6
7
20
1
2, 3
4
5
6, 7
CP
CPGND
AGND
RF
IN
B
RF
IN
A
AV
DD
8
9
10
11
12
13
14
15
8
9, 10
11
12
13
14
15
16, 17
REF
IN
DGND
CE
时钟
数据
LE
MUXOUT
DV
DD
16
18
V
P
其中：
R
SET
= 5.1 kΩ.
I
CP MAX
= 5毫安。
电荷泵的输出。当启用时，这提供了±I
CP
到外部环路滤波器，其依次驱动所述
外部VCO 。
电荷泵地面。这是用于电荷泵的接地返回路径。
模拟地。这是预分频器的接地回路。
互补输入到RF预分频器。分离这点到接地平面具有小的旁路
电容，典型值为100 pF的。
输入到RF预分频器。此小信号输入通常是交流耦合来自VCO 。
正电源的RF部分。去耦电容到数字地平面应该是
放置在尽可能靠近此引脚。 AV
DD
具有3伏± 10 ％的值。 AV
DD
必须具有相同的电压
DV
DD
.
参考输入。这是一个CMOS输入用作为V的标称阈值
DD
/ 2和一个等效的输入电阻
100 kΩ的。这个输入可以从TTL或CMOS晶体振荡器来驱动，或者它可以是交流耦合的。
数字地。
芯片使能。逻辑低该引脚关断器件并将电荷泵输出到三
状态模式。
串行时钟输入。此串行时钟用于时钟的串行数据到寄存器。该数据被锁存
到移位寄存器，在CLK的上升沿。这个输入是高阻抗CMOS输入。
串行数据输入。该串行数据首先被装载的MSB与三个LSB用作控制位。这
输入是高阻抗CMOS输入。
负荷启用， CMOS输入。 LE为高电平时，存储在移位寄存器中的数据被加载到所述一个
5锁存器。该控制位被用来选择锁存器。
多路输出。该多路输出允许使用的RF锁定检测，在缩放RF或缩放
在外部访问的参考频率。
正电源的数字部分。去耦电容到数字地平面应该是
放置在尽可能靠近此引脚。 DV
DD
具有3伏± 10 ％的值。 DV
DD
必须具有相同的电压
AV
DD
.
电荷泵电源。这应该是大于或等于V
DD
。在系统中，其中V
DD
为3V时，它可以
被设置为5.5 V，并用来驱动VCO，具有高达5.5 V的调谐范围
第0版|第24 6
AV
DD
AV
DD
REF
IN
DGND
DGND
05863-004
