W83977TF
初步
1.引脚说明
注：请参阅第11.2直流特性的细节。
I / O6t - TTL电平的双向引脚与6毫安源库能力
I / O8t - TTL电平的双向引脚与8毫安源库能力
I / O8 - CMOS电平的双向引脚与8毫安源库能力
I / O12t - TTL电平的双向引脚与12毫安源库能力
I / O12 - CMOS电平的双向引脚与12毫安源库能力
I / O16u - CMOS电平的双向引脚与内部上拉电阻16毫安源库能力
I / OD16u - CMOS电平的双向引脚开漏输出，带内部上拉电阻16毫安吸收能力
I / O24t - TTL电平的双向引脚与24毫安源库能力
OUT8t - TTL电平输出引脚与8毫安源库能力
OUT12t
- TTL电平输出引脚与12毫安源库能力
OD12 - 开漏输出引脚12毫安吸收能力
OD24 - 开漏输出引脚24毫安吸收能力
INT - TTL电平输入引脚
INC - CMOS电平输入引脚
INCU - CMOS电平的输入引脚内部上拉resitor
政府间谈判委员会 - CMOS电平的施密特触发输入引脚
整型 - TTL电平的施密特触发输入引脚
INtsu - TTL电平的施密特触发输入引脚的内部上拉电阻
1.1主机接口
符号
A0A10
A11-A14
A15
D0D5
D6D7
IOR
IOW
针
74-84
86-89
91
109-
114
116-
117
105
106
107
108
118
I / O
IN
t
IN
t
IN
t
I / O
12t
I / O
12t
IN
ts
IN
ts
IN
ts
OD
24
IN
ts
功能
系统地址总线的位0-10
系统地址总线位11-14
系统地址总线的15位
系统数据总线0-5位
系统数据总线位6-7
CPU的I / O读信号
CPU的I / O写信号
系统地址总线使
在EPP模式下，该引脚为IO通道就绪输出扩展
主机读/写周期。
主复位;高电平有效; MR为低电平时正常运营。
AEN
IOCHRDY
MR
-5 -
出版日期： 1998年4月
修订版0.62
