CY8C20140
图2.引脚图 - 16 SOIC
GP0[3]
CSINT
GP0[4]
GP0[0]
GP0[1]
I2CSCL
I2CSDA
GP1[0]
1
2
3
4
5
6
7
8
16
15
14
V
DD
GP0[2]
XRES
GP1[4]
GP1[3]
GP1[2]
V
SS
GP1[1]
SOIC
（ TOP VIEW ）
13
12
11
10
9
表2.引脚定义 - 16 SOIC
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
名字
GP0[3]
CSINT
GP0[4]
GP0[0]
GP0[1]
I
2
SCL
I
2
SDA
GP1[0]
GP1[1]
VSS
GP1[2]
GP1[3]
GP1[4]
XRES
GP0[2]
V
DD
描述
可配置为CapSense的或GPIO
积分电容input.The外部电容是必需的，如果只有5 ： 1
信噪比是无法实现的。典型的范围是10核到100核。
可配置为CapSense的或GPIO
可配置为CapSense的或GPIO
可配置为CapSense的或GPIO
I
2
时钟
I
2
C数据
可配置为CapSense的或GPIO
可配置为CapSense的或GPIO
接地连接
可配置为CapSense的或GPIO
可配置为CapSense的或GPIO
可配置为CapSense的或GPIO
有效的外部复位带内部上拉下来。
可配置为CapSense的或GPIO
电源电压
文件编号： 001-17348修订版* C
第13 4
[+ ]反馈
