位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第404页 > CYIWOSC3000AA > CYIWOSC3000AA PDF资料 > CYIWOSC3000AA PDF资料1第9页
CYIWOSC3000AA
6.0
数据格式
开始图像的一个新行。在这种模式下PIXCLK只
时钟时存在的PIXDATA总线上的有效数据。
DATVAL
VSYNC
VSYNC
热像仪在逐行扫描的方式读出。这
意味着每个连续行被读出，在越来越
行数。这些数据在片内A / D转换器，通过数字化
和输出分辨率是可选的，在图8和12位
分辨率。像素数据是在与synchroni-并行输出
对于帧（VSYNC ） ，行（ HSYNC）和像素矩阵特殊积信号
（ PIXCLK ） 。帧和行同步信号可以被嵌入
在数据通过内部寄存器设置。当同步信号
嵌入在数据中，可用颜色的数目是
减少一个值。嵌入式SYNC值
通过为0xFF ， 0x00时， 0×00 ， SYNC_VALUE的图案表示
其中， SYNC_VALUE被列入
表6-1 。
表6-1 。嵌入式同步
Sync_value
00
01
02
03
描述
排发车
行结束
帧开始
帧尾
暗像素
有效像素
HBLANK地区
HBLANK地区
PROGRAMM版
活动区
VBLANK地区
HSYNC
DATV AL
为了防止SYNC从被不经意地表示
图像的有效部分，该0xFF的值被重新映射到
0xFE的在8位/象素模式下工作时。嵌入式
同步格式如下几种行业标准，包括ITU -R
BT.656.
用分立的同步信号，水平同步，垂直同步的极性，
和PIXCLK可独立地相对于所述倒
有源像素读出。 HSYNC和VSYNC肘即使当
嵌入式同步启用。
这项决议是由三个因素设置。分辨率可
减少通过子窗的兴趣较小的区域
率（ROI） ，如在内部寄存器中设置。所述成像器还可以是
编程以子样的阵列读出每n个
th
拜耳行和米
th
拜耳列。最后，该成像器可以是
编程斌（合并）相邻相近颜色的像素
在这两个行方向和列方向分别与
第2，第3 ，或4的长处。
输出数据可以被向下移位4位，以适应
希望从加工转后端处理器
12位的数据，以8位的数据，其中所述最低有效位必须保持在零位
上的像素总线。
图6-1 。帧定时
在DATVAL模式， PIXCLK贯穿了HBLANKING
期（或任选的自由运行）和水平同步信号
成为一个数据有效信号，它告诉后端
处理器当在PIXDATA总线上的有效数据。
需要注意的是，如果启用了暗的像素被输出，或者如果数字
水平像素合并使用， DATVAL将切换多次
在单行。使嵌入式同步不
改变行或帧定时。 4个字节的SYNC域是
在HBLANK时间插入到数据流
（ HBLANK必须至少为8）。
在该时序图
图6-2
给出了详细的行
所有成像器可以产生模式中的定时。该
HSYNC信号可以编程为HSYNC或
DATVAL 。 PIXCLK可以在四个不同的编程
操作模式。根据后端处理器上，
某些模式下，将工作比别人做得更好。一般DATVAL
与PIXCLDK模式模式= 10是最常见的模式。在
此模式HSYNC信号是作为一个有效数据脉冲。
PIXCLK除非无效数据是在连续运行
PIXDATA总线。在上面的图中， CLK 4是当暗
像素正在处理中。如果暗的像素被启用
输出则CLK 4会很高。需要注意的是数
时钟在该图显著减少为便于
观赏。 HSYNC是典型的低16或更多时钟和
有24个暗像素，而不是仅仅在这里示出的那个。
该行正变得更加复杂时，水平分级
或子采样使能（见
图6-3 ） 。
时机
图显示了HBIN由2被启用的情况下。记
既然输出格式为拜耳模式时，输出2
像素，然后跳过（或箱） 2个像素。使用时请注意
DATVAL模式下， DATVAL信号将切换多次
每一行。然而，使用PIXCLK模式= 01 ，后端
处理器将在像素没有时钟时的DATVAL低，
因此它看起来像DATVAL处理器总是高电平时
有有效数据。
6.1
帧定时
数据的一个帧是由有效的图像数据中的哪一个
输出，当HSYNC和VSYNC信号是不活动的（1） 。
帧速率被计算为在CLK频率的函数，
行定时，行数和垂直数
消隐（ VBLANK ）行编程。帧定时是
经由多个寄存器后面的描述编程
文档。
接口到后端处理器包括控制
信号HSYNC和VSYNC及相应PIXCLK
时序。热像仪具有多种编程模式，允许
接口连接到各种各样的后端处理器。
图6-2
显示了典型的接口信号。
有两种基本的操作模式下， HSYNC和
DATVAL 。在HSYNC的模式下， HSYNC信号指示
文件编号： 38-19009牧师* E
第9页的37
