位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第142页 > TMS320C541-40 > TMS320C541-40 PDF资料 > TMS320C541-40 PDF资料1第31页
TMS320C54x的， TMS320LC54x ， TMS320VC54X
定点数字信号处理器
SPRS039C - 1996年2月 - 修订1999年12月
串行端口（续）
表3提供了在“ 54倍带装置提供的串行端口的比较。
表3.串行端口配置为“ 54X
设备
TMS320C541
TMS320LC541
TMS320C542
TMS320LC542
TMS320LC543
TMS320LC545
TMS320LC545A
TMS320LC546
TMS320LC546A
TMS320LC548
TMS320LC549
TMS320VC549
NO 。标准
串口
2
–
–
1
1
–
–
NO 。的BSP
（ BSP地址范围）
–
1 （ 0800H - 0FFFH ）
1 （ 0800H - 0FFFH ）
1 （ 0800H - 0FFFH ）
1 （ 0800H - 0FFFH ）
2 （ 0800H - 0FFFH
和1800H - 1FFFh的）
2 （ 0800H - 0FFFH
和1800H - 1FFFh的）
NO 。的TDM
串口
–
1
1
–
–
1
1
硬件定时器
在“ 54X器件具有一个4位预分频的16位定时电路。定时器计数器被减
1 ，在每一个CLKOUT周期。每次计数器递减至零，定时器中断被产生。计时器
可以停止，重新启动，复位或由特定的状态位无效。
时钟发生器
时钟发生器提供时钟的“ 54倍带装置，并包括一个内部振荡器和锁相环
环（PLL ）电路。时钟发生器需要一个参考时钟输入，它可以通过使用一个晶体来提供
谐振器的内部振荡器或外部时钟源。参考时钟输入是那么无论
由两个（上或由4 ' 545A '， 546A ' 548和' 549 ），分频以产生时钟为“ 54倍带设备，或PLL
电路可以使用缩放系数乘以基准时钟频率，以产生所述设备的时钟，
允许使用的时钟源具有较低频率比的CPU。
PLL的是，一旦同步，锁定到并跟踪一个输入时钟信号的自适应电路。当
PLL时最初启动时，它进入一个过渡模式期间，在PLL锁定获取的输入信号。一旦
PLL被锁定时，它会继续跟踪和保持与输入信号的同步。然后，其他内部
时钟电路允许新的时钟频率作为主时钟“ 54X装置的合成。
有两种类型的PLL可供选择：硬件可编程PLL和一个软件可编程的PLL 。所有的“ 54X
设备具有硬件可编程锁相环除了' 545A '， 546A ' 548和' 549 ，其具有
软件可编程的PLL 。在硬件可编程的PLL ，外部延迟之前必须提供
该装置复位解除，以使PLL实现锁定。随着软件可编程的PLL ，
一个锁定定时器被设置为自动实现这种延迟。注意，无论是硬件和
软件可编程的PLL需要在设备上电后必须重新设置了，开始正常工作。
硬件可编程的PLL
在“ 54X可以使用内部振荡器或外部频率源的输入时钟。时钟
代模式由CLKMD1 ， CLKMD2和CLKMD3时钟模式引脚除了在“ 545A确定
的“ 546A中，” 548和“ 549 （见下文软件可编程锁相环描述）。表4列出了
选择这些引脚的时钟模式。注意，无论是硬件和软件的可编程PLL
所需要的设备的电源之后，将其重置到开始正常工作。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
31
