初步的技术数据
当数据被发送到AD5762R ， SYNC线
（ PC7 ）为低电平时，数据被首先发送MSB 。数据
出现在MOSI输出是有效的下降沿
SCK 。八落的时钟沿出现在传输周期，所以，在
以加载所需的24位字， PC7没有带来高
直到第三8位字被传输到数模转换器
输入移位寄存器。
MC68HC11
1
MISO
MOSI
SCK
PC7
AD5762R
该8XC51 8位字节的数据传输仅8个下降
时钟边沿发生在发射周期。因为DAC
需要一个24位字， SYNC （ P3.3 ）必须后左路低
第一个8位传送。之后的第三个字节的
转移时， P3.3线被拉高。该DAC可
通过8XC51的P3.4使用LDAC更新。
AD5762R到ADSP2101 / ADSP2103接口
该AD5762R和ADSP2101 /之间的界面
ADSP2103示于图46。 ADSP2101 / ADSP2103
应建立在这项运动中发射替代操作
成帧模式。在ADSP2101 / ADSP2103编程
通过SPORT控制寄存器和应配置
如下：内部时钟操作，低电平有效帧，和24
位字长。
传输是通过写一个字到Tx寄存器启动
后SPORT已启用。作为数据同步输出的
在SCLK的上升沿对DSP ，没有粘合逻辑需要
接口的DSP到DAC 。在图示中，DAC接口
输出使用通过DSP LDAC引脚进行更新。 Alterna-
疑心，将LDAC输入可以永久接为低电平，然后
更新发生时自动TFS被拉高。
ADSP2101/
ADSP2103
1
DR
DT
SCLK
TFS
RFS
AD5762R
1
SDO
SDIN
SCLK
SYNC
1
另外
为清楚起见省略销
图44. AD5762R到MC68HC11接口
LDAC由PC6端口输出控制。该DAC可
通过将LDAC低每3个字节的传输后更新。这
例如不显示为其他DAC的串行线路。为
例如，如果CLR被使用，它可以由端口控制
输出PC5 。
06064-066
AD5762R
1
SDO
SDIN
SCLK
SYNC
LDAC
06064-068
AD5762R到8XC51接口
该AD5762R需要一个时钟同步的串行数据。
出于这个原因，在8XC51必须在模式0下操作。在这个
模式下，串行数据进入和离开通过RxD和移位
时钟上的TXD输出。
P3.3和P3.4是串行端口位可编程引脚和
用于驱动的SYNC和LDAC分别。该8CX51
提供的最低位其SBUF寄存器作为数据的第一位
流。用户必须确保在SBUF寄存器中的数据
正确安排，因为DAC希望MSB在前。当
数据将被发送到DAC ， P3.3被拉低。数据
RXD逐个从微控制器上的上升沿
TXD是在下降沿有效。其结果是，没有粘合逻辑是
与此DAC和微控制器接口所需。
8XC51
1
RXD
TXD
P3.3
P3.4
FO
1
另外
为清楚起见省略销
图46. AD5762R到ADSP2101 / ADSP2103接口
AD5762R到PIC16C6X / 7X接口
在PIC16C6X / 7X同步串行端口（ SSP ）配置
作为SPI主机的时钟极性位设置为0，这样做是
通过写同步串行口控制寄存器
（ SSPCON ） 。见
PIC16 / 17微控制器用户手册。
In
本例中， I / O端口RA1用于脉冲SYNC和
使AD5762R的串行端口。该微控制器
每个串行传输过程中只传输8位数据
操作;因此，连续三次写操作
需要的。图47示出了连接图。
AD5762R
1
SDIN
SCLK
SYNC
LDAC
1
另外
为清楚起见省略销
图45. AD5762R到8XC51接口
06064-067
牧师PRA |第31页33
