初步的技术数据
产量
I / V放大器
V
REFIN
16-BIT
DAC
V
OUT
AD5762R
用于AD5762R的输出电压表达式由下式给出
D
V
OUT
=
2
×
V
REFIN
+
4
×
V
REFIN
65536
其中：
D
是载入DAC代码的十进制等效值。
V
REFIN
是施加在REFA ， REFB引脚的参考电压。
LDAC
DAC
注册
输入
注册
异步清零（ CLR ）
SDO
06064-062
SCLK
SYNC
SDIN
接口
逻辑
图40.简化的输入加载电路串行接口
对于一个DAC通道
传输功能
表6示出了理想的输入代码的输出电压
对于AD5762R两个关系偏移二进制三三两两
补充数据编码。
表6.理想的输出电压为输入码的关系
在AD5762R
数字输入
偏移二进制数据编码
CLR是一个下降沿触发明确表示，允许输出
被清为0 V（二进制补码编码）或负
满量程（偏移二进制编码） 。有必要保持CLR
低的最小时间量（见图2 ），用于所述
操作完成。当CLR信号变回高电平，
输出保持为清零值，直到新的值是
编程。如果在电源接通的CLR是为0V，然后将所有DAC
输出更新与明确的价值。一个明显的也可以
通过软件写入的命令启动0x04XXXX
到AD5762R 。
模拟输出
最低位
1111
0001
0000
1111
0000
最低位
1111
0001
0000
1111
0000
V
OUT
+2 V
REFIN
× (32767/32768)
+2 V
REFIN
× (1/32768)
0V
2
V
REFIN
× (1/32768)
2
V
REFIN
× (32767/32768)
V
OUT
+2 V
REFIN
× (32767/32768)
+2 V
REFIN
× (1/32768)
0V
2
V
REFIN
× (1/32768)
2
V
REFIN
× (32767/32768)
最高位
1111
1000
1000
0111
0000
最高位
0111
0000
0000
1111
1000
1111
0000
0000
1111
0000
1111
0000
0000
1111
0000
二进制补码数据编码
1111
0000
0000
1111
0000
1111
0000
0000
1111
0000
牧师PRA |第23页33
