位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第890页 > ADG791GCCPZ-500RL7 > ADG791GCCPZ-500RL7 PDF资料 > ADG791GCCPZ-500RL7 PDF资料1第17页
ADG791A/ADG791G
工作原理
该ADG791A / ADG791G均为单芯片CMOS器件
通过标准的I 1多路复用器控制：包括4个2
2
C
串行接口。 CMOS工艺提供了超低功耗
耗散，但提供高开关速度和低导通电阻。
导通电阻曲线都非常平坦，在整个模拟输入
范围和宽带宽可确保优异的线性度和低
失真。这些特点，加上宽输入信号
范围，使得ADG791A / ADG791G一个理想的开关
溶液于广泛的电视应用。
开关时的行为同样在两个方向。
在断开条件下，信号电平的电源被阻止。
集成的串行I
2
C接口控制的操作
开关（ ADG791A / ADG791G ）和通用逻辑
销（ ADG791G只） 。
该ADG791A / ADG791G有许多吸引人的特性，例如
以单独地控制各多路转换器的能力，则该选项
的回读任何开关的状态。该ADG791G有一个
通用逻辑输出引脚可控制通过I
2
C
界面。以下各节将详细介绍这些功能。
3.
数据传输通过串行总线中的9序列
时钟脉冲（跟随一个应答八个数据位
位）。必须发生在SDA线上的过渡期间，
时钟信号SCL和低期间保持稳定
在SCL为高电平期间。否则，一个低到高的
过渡当时钟信号可以解释高
作为结束之间的通信停止的事件
主机和被寻址的从器件。
所有传输的数据字节后，主机建立
停止条件，定义为在一个低到高的转变
SDA线，SCL为高电平。在写入模式下，主拉
在10 SDA线高
th
时钟脉冲建立
停止条件。在读取模式下，主机发出不
承认的第九个时钟脉冲（ SDA线
仍然很高） 。然后主带来了SDA线拉低
前10
th
时钟脉冲，然后高在10
th
时钟脉冲建立一个停止条件。
4.
I
2
C类地址
该ADG791A / ADG791G具有7位I
2
C类地址。四
最显著位内部的硬连线，而最后
3位（ A0，A1和A2）是用户可调的。这允许
用户可连接多达8 ADG791As / ADG791Gs到同
总线。在我
2
C位图显示地址的配置。
I
2
C接口
该ADG791A / ADG791G通过I控制
2
C兼容
串行总线接口（参照
I
2
C总线规范
可用的
从飞利浦半导体） ，其允许部分操作为
从设备（无时钟由ADG791A / ADG791G生成） 。
在I之间的通信协议
2
C中间和
装置的操作如下：
1.
主通过建立开始启动数据传输
条件（定义为在SDA由高电平到低电平的跳变
当SCL为高电平） 。这表明，一个地址/数据
流如下。连接到总线上的所有从站设备
响应启动条件，并转移在未来8
位，包括7位地址（ MSB在前）加上一个R / W
位。该位确定数据流的方向
主站和通信时
寻址的从器件。
从设备的地址对应于
发送地址进行响应拉动SDA线
在第九个时钟脉冲低电平（这就是所谓的
应答位） 。
在这个阶段，总线上的其它设备处于空闲状态
所选择的设备等待数据被写入或读
从，其串行寄存器。如果R / W位被置高，
主站读取从站设备。然而，如果R / W位
被设置为低，主机写入到从设备。
7位I
2
C类地址配置
最高位
1
0
1
0
A2
A1
最低位
A0
写操作
当写入ADG791A / ADG791G ，用户必须
首先一个地址字节， R / W位，之后将
开关承认，它是通过接收数据
拉低SDA 。数据被加载到该设备作为一个16位的字
下的串行时钟输入， SCL控制。图31
说明了ADG791A整个写序/
ADG791G 。第一个数据字节（ AX7到AX0 ）控制状态
而从所述LDSW和RESETB比特的交换机
第二个字节控制装置的操作模式。
表6示出了由所支持的所有命令的列表
ADG791A / ADG791G与需要相应的字节
在写入操作期间被加载。
以实现所需的配置，一个或多个命令
可以被加载到设备中。的任何组合
在表6中列出的命令可以用这些限制可以使用：
只从一个给定的多路转换一个开关可以在任何上
给定时间
当连续的命令序列的影响相同
元件（即，所述开关或GPO引脚） ，则只有最后
命令被执行。
2.
第0版|第17页24
