ADCMP551/ADCMP552/ADCMP553
引脚配置和功能描述
V
CCO 1
QA
1
QA
2
V
CCO 3
LEA
4
LEA
5
V
CCI 6
-INA
7
INA +
8
16
QB
15
QB
14
V
CCO
20
19
18
V
CCO
QB
QB
V
CCO
LEB
LEB
AGND
-INB
04722-003
QA
2
QA
3
V
CCO 4
LEA
5
LEA
6
V
CCI 7
-INA
8
04722-002
ADCMP552
顶视图
（不按比例）
17
16
15
14
13
12
11
LEA
1
LEA
2
INA +
3
-INA
4
8
AGND
ADCMP551
顶视图
（不按比例）
ADCMP553
顶视图
（不按比例）
7
V
CC
6
QA
5
QA
04722-004
13
LEB
12
LEB
11
AGND
10
-INB
9
+ INB
INA +
9
HYSA
10
+ INB
HYSB
图2. ADCMP551采用16引脚QSOP
引脚配置
图3. ADCMP552 20引脚QSOP
引脚配置
图4. ADCMP553 8引脚MSOP
引脚配置
表3.引脚功能描述
ADCMP551
3, 14
1
PIN号
ADCMP552
1, 4, 17, 20
2
ADCMP553
6
助记符
V
CCO
QA
功能
逻辑电源端。
其中的两个互补输出通道A QA为逻辑高电平，如果
在同相输入端的模拟电压大于在所述模拟电压
反相输入端（假设比较器处于比较模式） 。见
LEA引脚描述以获取更多信息。
其中的两个互补输出通道A QA为逻辑低电平，如果模拟
电压加在同相输入端大于在所述模拟电压
反相输入端（假设比较器处于比较模式） 。见
LEA引脚描述以获取更多信息。
其中的两个互补输出通道A锁存使能。在
比较模式（逻辑高电平）时，输出的输入跟踪变化
比较器。在锁存模式（逻辑低电平） ，输出反映输入状态正好
之前，比较器的被放置在锁存模式。 LEA必须在驱动
与LEA一起。
其中的两个互补输出通道A锁存使能。在
比较模式（逻辑高电平）时，输出的输入跟踪变化
比较器。在锁存模式（逻辑低电平） ，输出反映输入状态正好
之前，比较器的被放置在锁存模式。 LEA必须在驱动
与LEA一起。
输入电源端。
反相差分输入级的模拟输入通道A的
一个反相输入端必须驱动会同相A输入。
差分输入级通道A的同相模拟输入
相A输入必须被驱动结合的反相A输入。
可编程迟滞。
可编程迟滞。
差分输入级通道B的同相模拟输入
同相B输入端必须被驱动与所述反相B输入端一起使用。
反相差分输入级的模拟输入通道B的
反相B输入端必须被驱动结合的同相B输入端。
模拟地。
2
3
5
QA
4
5
2
LEA
5
6
1
LEA
6
7
8
7
8
9
10
11
12
13
14
4
3
V
CCI
-INA
INA +
HYSA
HYSB
+ INB
-INB
9
10
11
8
AGND
第0版|第16页6
