AD9985A
十六进制
地址
0x16
写和
读或
只读
读/写
位
7
6:5
默认
价值
0*******
*00*****
注册
名字
额外的PLL
分频器
SOGin
带宽
控制
模拟量输入
带宽
控制
版权所有
测试注册
测试注册
赤目标
CODE
绿色目标
CODE
蓝目标
CODE
版权所有
自动偏移
启用
保持汽车
OFFSET
版权所有
更新模式
测试注册
功能
第7位，额外PLL分频。 （逻辑0 =关，逻辑1 =额外除以2 ） 。
位[ 6 ： 5 ] -SOGIN带宽控制; 00 = 300 MHz的;
01或10个= 13兆赫; 11 = 6.5兆赫。
位4设置的红色，绿色和蓝色的模拟输入的bandwdith 。
（逻辑0 = 300 MHz时，逻辑1 = 7兆赫） 。
版权所有。
版权所有。
版权所有。
目标代码的自动补偿动作。
目标代码的自动补偿动作。
目标代码的自动补偿动作。
必须写为0x11正常运行。
启用自动补偿电路。
保持自动补偿在电流值的偏移量输出。
必须写入到9进行适当的操作。
更改自动补偿的更新速率。
必须设置为默认值。
4
***0****
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
RO
RO
读/写
读/写
读/写
读/写
读/写
3:0
7:0
7:0
7:0
7:0
7:0
7:0
7
6
5:2
1:0
7:0
****0000
00000100
00000100
00000100
00010001
0*******
*0******
**1001**
******10
0000****
0x1E
1
读/写
该AD9985A只更新时， LSB被写入（寄存器0x02 ）的PLL分频比。
2线串行控制寄存器芯片细节
鉴定
00
7-0芯片版本
一个8位寄存器，表示芯片版本。
VESA已经建立了一些标准时间
规范，帮助确定的值
PLLDIV作为水平和垂直的函数
显示器的分辨率和帧速率（表8） 。
然而，许多计算机系统不符合
正是对这些建议，而这些数字
应仅作为一个指南。该显示系统
制造商应提供自动或手动
装置，用于优化PLLDIV 。设置不正确
PLLDIV通常会产生一个或多个垂直噪音
酒吧在显示屏上。误差越大，越
产生的条的数量。
PLLDIV的电默认值是1693
（ PLLDIVM = 0×69 ， PLLDIVL = 0xDx ） 。
该AD9985A更新，只有当全分频比
在LSB被改变。写入到MSB本身
不触发更新。
02
7-4 PLL分频比的LSB
12位的PLL分频的4个最低显著位
比PLLDIV 。操作频比为
PLLDIV + 1 。
PLL分频控制
01
7–0
PLL分频比最高位
12位PLL分频的8最显著位
比PLLDIV 。 （该业务分频比为
PLLDIV + 1 ）
该PLL派生的主时钟从传入
水平同步信号。主时钟频率是再
由一个整数值划分，使得输出是
相位锁定到水平同步。这PLLDIV值
确定的像素的次数（像素加
水平消隐开销）每行。这是
比活性的数目更典型20％至30％的
像素在显示屏上。
PLL分频的12位值支持鸿沟
比为2 4095的较高装入的值
该寄存器中，更高的所得的时钟频率
相对于一固定的水平同步频率。
第0版|第19页32
