1.6 GHz的时钟分配IC ，分频器，
延迟调整，两路输出
AD9515
特点
1.6 GHz差分时钟输入
2可编程分频器
除以在范围1跳转到32
相对于选择粗延迟调整
1.6 GHz的LVPECL时钟输出
添加剂输出抖动225 fs的有效值
800兆赫/ 250MHz的LVDS / CMOS时钟输出
添加剂输出抖动300 FS RMS / 290 FS RMS
时间延迟至10纳秒
设备配置有4个电平逻辑引脚
节省空间的32引脚LFCSP封装
功能框图
RSET
VS
GND
AD9515
/1. . . /32
LVPECL
OUT0
OUT0B
CLK
CLKB
LVDS / CMOS
OUT1
/1. . . /32
SYNCB
Δ
t
OUT1B
安装逻辑
05597-001
应用
低抖动，低相位噪声时钟分配
时钟高速ADC ， DAC的， DDS中， DDC的，公爵， MxFEs
高性能无线收发器
高性能仪器仪表
宽带基础设施
吃
VREF
S10
S9
S8
S7
S6
S5
S4
S3
S2
S1
S0
图1 。
概述
在AD9515拥有两个输出时钟分配IC在
设计强调低抖动和相位噪声，最大限度
数据转换器的性能。与其他应用程序
苛刻的相位噪声和抖动要求也受益
从这一部分。
有两个独立的时钟输出。一输出是
LVPECL，而另一个输出可以被设置为LVDS或
CMOS电平。该LVPECL输出工作，以1.6 GHz的。该
其他输出工作在800 MHz的LVDS模式，并
250兆赫的CMOS模式。
每个输出都具有可编程除法器，可以被设置为
用整数从1到32的选定的一组划分
一个时钟输出的相对相位的其它时钟输出可
可以通过一个分频器相位选择功能在作为装置设定
粗定时调整。
该LVDS / CMOS输出设有三个延迟元件
可选择的满量程延迟值（1.5纳秒， 5毫微秒，和10纳秒），每个
与16级微调。
的AD9515不需要外部控制器
操作或设置。该装置通过以下方式编程
11引脚使用4-电平逻辑（ S0到S10）。编程引脚
内部偏置到 V
S
。 VREF引脚提供了一个级别
V
S
. V
S
（3.3V ）和GND（ 0V）提供另外两个逻辑电平。
该AD9515非常适合数据转换器时钟
应用中最大的变频器性能
通过编码信号与亚皮秒抖动来实现。
该AD9515是采用32引脚LFCSP封装，并从工作
采用3.3 V单电源。温度范围为-40 ° C至+ 85°C 。
第0版
信息ADI公司提供的被认为是准确和可靠。然而，没有
责任承担ADI公司供其使用，也为专利或其他任何侵权行为
第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有
获发牌照以暗示或其他方式ADI公司的任何专利或专利权。
商标和注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
www.analog.com
传真： 781.461.3113
2005 ADI公司保留所有权利。
