SL2309
引脚配置
16引脚SOIC和TSSOP
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
CLKIN
CLKA1
CLKA2
VDD
GND
CLKB1
CLKB2
S2
S1
CLKB3
CLKB4
GND
VDD
CLKA3
CLKA4
CLKOUT
PIN TYPE
输入
产量
产量
动力
动力
产量
产量
输入
输入
产量
产量
动力
动力
产量
产量
产量
引脚说明
基准的时钟频率输入。弱下拉（ 250kΩ ） 。
缓冲时钟输出，银行A.弱下拉（ 250kΩ ） 。
缓冲时钟输出，银行A.弱下拉（ 250kΩ ） 。
3.3V电源。
电源地。
缓冲时钟输出，银行B.弱下拉（ 250kΩ ） 。
缓冲时钟输出，银行B.弱下拉（ 250kΩ ） 。
选择输入，选择引脚S2 。弱上拉（ 250kΩ ） 。
选择输入，选择引脚S1 。弱上拉（ 250kΩ ） 。
缓冲时钟输出，银行B.弱下拉（ 250kΩ ） 。
缓冲时钟输出，银行B.弱下拉（ 250kΩ ） 。
电源地。
3.3V电源。
缓冲时钟输出，银行A.弱下拉（ 250kΩ ） 。
缓冲时钟输出，银行A.弱下拉（ 250kΩ ） 。
缓冲时钟输出， PLL内部反馈输出。弱下拉（ 250kΩ ） 。
1.1版， 2007年5月29日
第12页2
