SL2309

描述

该SL2309是一种低偏移，低抖动和低功耗的零

延迟缓冲器（ ZDB ）设计生产多达九（ 9 ）

时钟输出从一（1）的参考输入时钟，对高

高速时钟分配的应用程序。

该产品具有一个片上PLL用于锁定到输入

在CLKIN时钟和接收来自内部的反馈

CLKOUT引脚。

该SL2309拥有每四两（ 2 ）时钟驱动银行

（4）时钟输出。这些输出是由两个（2）控制

选择输入引脚S1和S2 。当只有四（4）输出

都需要，四（4）行- B输出的时钟缓冲器可以是三

说来减少功耗和抖动。选择

输入也可用于三态两家银行A和B或

直接从输入驱动它们绕过PLL和

使产品表现得像一个非零延迟缓冲器

（ NZDB ） 。

高驱动器（ -1H ）版本可在高达140MHz的和

低驱动（ -1 ）版本可在高达100MHz的电压为3.3V 。

低抖动和偏斜10到140兆赫零延迟缓冲器（ ZDB ）

主要特点

10 140 MHz的工作频率范围

低输出时钟歪斜： 50ps的，典型值

低输出时钟抖动：

50皮秒典型值的周期到周期抖动

低的部分，以部分输出偏斜： 150 ps的，典型值

3.3 V电源电压范围

低功耗：

28毫安-MAX在66兆赫

44毫安-max在140兆赫

一个输入驱动器被划分为4 + 4 + 1输出9

选择模式，旁路PLL和三态输出

SpreadThru PLL允许使用的SSCG

标准清晰度和高驱动器选项

采用16引脚SOIC和TSSOP封装

提供商业级和工业级

打印机和多功能一体机

数码复合机

个人电脑和工作站

数字电视

路由器，交换机和服务器

数字嵌入式系统

应用

好处

到输入时钟的九（9）分布

标准清晰度和高Dirive水平控制阻抗

电平，频率范围和EMI

低功耗，抖动和偏斜

低成本

框图

低电网和

低抖动

P LL

LKIN

MUX

CLK OU牛逼

CLK A1

CLK A2

LKA3

CLKA4

S2

输入选择

解码逻辑

S1

CLKB1

LKB2

LKB3

2

2

LKB4

VD

GN

1.1版， 2007年5月29日

第12页1

2200 LAURELWOOD路，圣克拉拉， CA 95054电话： （ 408 ） 855-0555传真： （ 408 ） 855-0550 www.SpectraLinear.com