AD7323
应用提示
布局与接地
在印刷电路板，其容纳所述AD7323应
设计为使得所述模拟和数字部分被限制在
电路板的一定区域内。这样的设计便于使用
接地平面可以很容易地分离。
为接地层提供最佳的屏蔽，最小
蚀刻技术通常是最好的。对AD7323的所有AGND引脚
应连接到AGND平面。数字和模拟
接地引脚应只在一个地方进行连接。如果AD7323
在一个系统中有多个器件要求AGND和
DGND连接，该连接仍然处于只发
一个点。星点应建立在尽可能靠近
在接地引脚上的AD7323 。
良好的连接应在电源和地
面。这可以通过一个或多个过孔来实现
每个电源和接地引脚。
避免AD7323器件，因为下方布设数字线路
这种噪声耦合至芯片。然而，模拟地
平面应该被允许的AD7323下运行，以避免
噪声耦合。的电源线连接到AD7323设备
应使用尽可能大的走线，能够提供低阻抗
路径，并减小电源线路上的毛刺的影响。
为了避免噪声辐射到电路板的其他部分，COM的
ponents ，如时钟，快速开关信号应该是
屏蔽与数字地和从未接近模拟输入运行。
避免数字信号与模拟信号交叠。为了减少影响
内板的馈通，走线应在正确运行
角彼此。微带线技术是最好的方法，
但它的使用可能不能用双面电路板。在
这种技术时，电路板的元件侧专用于
接地平面，并且信号被置于另一侧。
良好的去耦也很重要。所有的模拟电源应
与10 μF的钽电容并联解耦
0.1 μF电容连接到AGND 。实现从最佳效果
这些去耦元件，它们必须放在尽可能接近
可能的设备，最好是正对着该器件。该
0.1 μF电容应具有低等效串联电阻
（ESR）和低有效串联电感（ESI） ，例如是
典型的普通陶瓷和表面贴装型
电容器。这些低ESR ，低ESI电容提供低
阻抗的接地路径在高频处理
瞬态电流，由于内部逻辑开关。
第0版|第34页36
