AD7323
电容式
DAC
B
A
C
S
SW1
SW2
比较
控制
逻辑
V
IN
0
对于AD7323时，三三两两的理想传输特性
补充编码被选择为如图27所示的理想
直在二进制传输特性为AD7323
编码选择示于图28 。
05400-018
AGND
图24. ADC转换阶段（单端）
011...111
011...110
ADC CODE
图25示出了在差分配置
采集阶段。对于转换阶段， SW3打开，
SW1和SW2移动到位置B （见图26） 。输出
驱动V源阻抗
IN
+和V
IN
- 必须销
匹配;否则，两个输入的建立时间不同，
造成的错误。
电容式
DAC
B
C
S
SW3
比较
控制
逻辑
000...001
000...000
111...111
100...010
100...001
100...000
05400-021
05400-022
-FSR / 2 + 1LSB
AGND + 1LSB
AGND - 1LSB
+ FSR / 2 - 1 LSB双极性范围
+ FSR - 1LSB
单极性范围
模拟量输入
图27.二进制补码传输特性
V
IN
+
V
IN
–
一SW1
一个SW2
B
V
REF
C
S
111...111
111...110
ADC CODE
05400-019
电容式
DAC
111...000
011...111
图25. ADC差分配置在采集阶段
电容式
DAC
B
C
S
SW3
比较
控制
逻辑
000...010
000...001
000...000
-FSR / 2 + 1LSB
+ FSR / 2 - 1 LSB双极性范围
AGND + 1LSB
+ FSR - 1LSB
单极性范围
模拟量输入
V
IN
+
V
IN
–
一SW1
一个SW2
B
V
REF
C
S
图28.标准二进制传输特性
05400-020
电容式
DAC
模拟输入结构
在AD7323的模拟输入可以被配置为单
端，真差分或伪通过控制差
注册模式位（见表9） 。在AD7323可以接受真实的
双极性输入信号。上电时，该模拟输入操作为
4个单端模拟输入通道。如果真差分或
伪差分要求，写控制寄存器
需要在上电后改变此配置。
图29示出的对等模拟输入电路
AD7323在单端模式。图30示出了等效
模拟输入结构在差分模式。两个二极管
提供模拟输入的ESD保护。
V
DD
D
V
IN
0
C1
D
V
SS
R1
C2
图26. ADC差分配置在转换阶段
输出编码
在AD7323默认输出编码设置为二进制补码。
输出的编码是由控制在编码比特受控
注册。要改变输出编码为直接二进制编码，
在控制寄存器中的编码位必须被设置。当
在顺序模式下运行时，输出编码为每个
序列中的信道是写入的编码比特的值
在过去的写入控制寄存器。
传递函数
所设计的代码转换发生在连续的整数
LSB的值（即， 1个LSB ， 2 LSB的顺序，等等） 。 LSB大小为
取决于所选择的模拟输入范围。
表7. LSB大小为每个模拟输入范围
输入范围
±10 V
±5 V
±2.5 V
0 V至+10 V
满量程/ 8192码
20 V
10 V
5V
10 V
LSB大小
2.441毫伏
1.22毫伏
0.61毫伏
1.22毫伏
图29.等效模拟输入电路（单端）
第0版|第17页36
05400-023
