位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1582页 > AD7262BCPZ-5-RL7 > AD7262BCPZ-5-RL7 PDF资料 > AD7262BCPZ-5-RL7 PDF资料1第15页
AD7262
工作原理
电路信息
在AD7262 / AD7262-5的速度快，双通道，同步采样，
差， 12位，串行模数转换器。在AD7262 / AD7262-5
包含两个片上差分可编程增益放大器，
2跟踪和保持放大器，且两个连续的近似
化模拟到数字转换器具有两个串行接口
单独的数据输出管脚。在AD7262 / AD7262-5还包括
4片上比较器。他们被安置在48引脚LFCSP封装
和LQFP封装，提供用户相当节省空间
优于其他解决方案。在AD7262 / AD7262-5
需要低电压5 V± 5 ％ AV
CC
供电ADC内核和
供应数字电源，一个5.25 V至2.7 V
A
_C
B
V
CC
, C
C
_C
D
V
CC
供应比较器和一个2.7 V至5.25 VV
DRIVE
供应
接口供电。
板上的PGA允许用户从14编程选择
序的增益级： ×1，× 2，× 3 ， ×4， ×6 ， ×8 ，× 12 ，× 16 ，× 24 ，× 32 ，
× 48 ，× 64 ，× 96和× 128 。美国PGA接受全差分
模拟信号。增益可以通过设置来选择
在G0到G3引脚或通过编程控制逻辑状态
注册。
串行时钟输入存取数据的部分，同时还
提供时钟源的每个逐次逼近
ADC。在AD7262 / AD7262-5具有一个片上2.5 V基准电压源
外部参考较好时可以被禁用。如果
内部参考其他地方使用的系统中，所述输出
从V
REF
A和V
REF
B必须首先进行缓冲。如果内部
参考是优选的选项时，用户必须配合的
REFSEL引脚为逻辑高电压。另外，如果REFSEL
被连接到GND ，外部基准可被提供给两个
通过V型ADC
REF
A和V
REF
B引脚（见参考
部分） 。
在AD7262 / AD7262-5还配备了一系列的断电
选项以允许与独立于用户很大的灵活性
电路元件，同时允许以节省功耗之间
转换。掉电功能是通过实现
控制寄存器或PD0至PD2引脚，如在所描述的
控制寄存器部分。
每对比较器从它自己的独立操作
供应，C
A
_C
B
V
CC
和C
C
_C
D
V
CC
。比较指定
从2.7 V至5.25 V的电源电压。如果需要，C
A
_C
B
V
CC
和C
C
_C
D
V
CC
可连接到AV
CC
供应量。四compa-
在AD7262 / AD7262-5符之一是功能用C
A
_C
B
V
CC
/
C
C
_C
D
V
CC
大于或等于1.8V。然而，没有规范
系统蒸发散，保证了比较用品小于2.7 V.
在宽范围的电源电压可确保比较
可以在各种电池备用模式中使用。
片上的四个比较器的AD7262 / AD7262-5是
非常适合用于监控信号来自于电机的极传感器
控制系统。该比较器可被用于监测
从霍尔效应传感器或从内轨迹信号
光电编码器。一个比较器可以用来计数
索引标记或Z的标记，其用于在启动时把
在电机中的已知位置。
手术
在AD7262 / AD7262-5有两个逐次逼近
ADC，两者基于两个电容DAC和2
可编程门放大器。
ADC本身包括控制逻辑，一个SAR和两个电容
数模转换器。控制逻辑和电荷再分配DAC的
用于从SAM-加减固定金额收费的
耦电容放大器使比较器恢复到
平衡状态。当比较器重新平衡后，
转换完成。控制逻辑产生ADC
输出代码。
每个ADC之前有自己的可编程增益级。该
PGA具有高模拟输入阻抗，真差分模拟
输入，允许来自任何来源或传感器的输出为
直接连接到所述的PGA输入端，而不进行任何要求
额外的外部缓冲。可变增益设置保证
该装置可用于从各种放大信号
源。在AD7262 / AD7262-5提供灵活选择
最合适的增益设置为使用宽动态范围
该装置。
比较
在AD7262 / AD7262-5有四个片上比较器。 COM的
parator A和比较器B具有超低功耗，
与静态功耗典型地小于10微瓦与一
3.3 V电源。比较C和比较器三维特征非常快
130 ns的传播延迟为200 mV的差分超速。
这些比较器具有推挽式的操作输出级
从V
DRIVE
供应量。此功能允许运行带
功率消耗的最小量。
模拟输入
在AD7262 / AD7262-5每个ADC有两个高阻抗
差分模拟输入。图24示出的等效电路
的AD7262 / AD7262-5的模拟输入结构。它由
全差分输入放大器，缓冲模拟输入
信号，并提供通过使用增益销或选择的增益
控制寄存器。
第0版|第15页32
