位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1879页 > AD5762RCSUZ-REEL7 > AD5762RCSUZ-REEL7 PDF资料 > AD5762RCSUZ-REEL7 PDF资料2第22页
AD5762R
68HC11*
MOSI
SCK
PC7
PC6
MISO
AD5762R*
SDIN
SCLK
SYNC
LDAC
SDO
初步的技术数据
连续的SCLK时钟源才能使用，如果同步举行
低为时钟周期的正确数量。在选通时钟模式下，
一阵时钟包含时钟周期的确切数目必须
使用和SYNC必须采取高之后的最终时钟
锁存数据。
回读操作
在启动回读操作时， SDO引脚必须
通过写寄存器功能和清除使能
SDO禁用位;该位默认情况下清除。回读模式
通过设置在串行输入寄存器中的R / W位= 1调用
写。用R / W = 1，位A2至A0位，在与位相关
REG2 ，位REG1和REG0位，选择将要进行读取。
在写序列中其余的数据位是不在乎。
在接下来的SPI写，出现在SDO数据
输出包含从以前的数据寻址寄存器。
对于一个单一的寄存器的读，一个NOP指令可用于
在时钟从选定的寄存器中的数据在SDO 。该
在图4中的回读图表显示了回读序列。为
例如，读回通道A上的精细增益寄存器
AD5762R ，按以下顺序应实施：
1.写0xA0XXXX到AD5762R输入寄存器。这
配置AD5762R的阅读模式与精细增益
通道A的寄存器选择。注意，所有的数据位，
DB15至DB0 ，都不在乎。
2.与第二写入按照此， NOP条件
0x00XXXX 。在此期间写的，从精细的增益数据
注册同步输出SDO线路上，也就是说，数据时钟
出包含从精增益寄存器中的数据位DB5
位DB0 。
SDIN
AD5762R*
SCLK
SYNC
LDAC
SDO
SDIN
AD5762R*
SCLK
SYNC
LDAC
SDO
为清楚起见省略*额外的引脚
图39.菊花链方式连接的AD5762R
菊花链操作
对于包含多个器件的系统中，可将SDO引脚
采用菊花链多个器件连接起来。这种菊花链
模式可以在系统诊断和减的有用
串行接口线数量。 SYNC的第一个下降沿
开始写周期。在SCLK不断施加到
输入移位寄存器，当SYNC为低电平。如果超过24个时钟
脉冲被施加时，数据的波纹从移位寄存器的第
出现在SDO线路上。此数据同步输出上升
SCLK的边缘，在下降沿有效。通过连接
第一个设备到一个设备中的SDIN输入SDO
链条，多设备接口构成。在每个装置中
该系统需要24个时钟脉冲。因此，总数
时钟周期必须等于24N ，其中N是总人数的
AD5762R设备链中。当串行传输的所有
装置完成后， SYNC变为高电平。该锁存输入
在菊花链中的每个装置的数据，并且防止任何进一步
从数据被移入输入移位寄存器。串行
时钟可以是连续的或一个选通时钟。
通过LDAC同时更新
取决于两者的SYNC和LDAC的状态，并且以后
数据已被传递到DAC的输入寄存器，
有两种方法，其中， DAC寄存器和DAC
输出可以被更新。
单个DAC更新
在这种模式下， LDAC保持低电平时数据被锁存到
输入移位寄存器。被寻址的DAC输出更新
在SYNC的上升沿。
所有的DAC同步更新
在这种模式下， LDAC保持高电平时数据被计时
到输入移位寄存器。所有DAC输出通过更新
同时LDAC低的任何时间同步后，已经采取了新高。
立即更新发生在LDAC的下降沿。
牧师PRA |第22页33
