AD5533B
最高位
0
模式位1
0
模式2位
CAL
OFFSET SEL
0
考位
最低位
A4–A0
模式位
一。 10位输入串行写入字（宵模式）
最高位
1
0
CAL
OFFSET SEL
0
考位
模式位
10-BIT
串行字
写PART
14位数据
阅读部分之后
的下一个下降沿
SYNC
（ DB13 = MSB DAC字）
最低位
A4–A0
最高位
DB1 3 -DB0
最低位
B 。输入串行接口（获取并回读模式）
最高位
1
1
0
OFFSET SEL
0
考位
模式位
10-BIT
串行字
写PART
14位数据
阅读部分之后
的下一个下降沿
SYNC
（ DB13 = MSB DAC字）
最低位
A4–A0
最高位
DB1 3 -DB0
最低位
。输入串行接口（回读模式）
图8.串行接口格式
DB13 - DB0位
并行接口
这些被用于这两个回读模式读取14位字
从被寻址的DAC寄存器。
串行接口的设计允许方便地实现最
微控制器和DSP ，例如， PIC16C ， PIC17C ， QSPI ，
SPI ， DSP56000 ， TMS320和ADSP- 21xx系列，无
无需任何胶合逻辑。当连接到8051的
SCLK必须反相。微处理器/微控制器
接口部分解释了如何连接到一些热门
DSP和微控制器。
图3和图4示出了串行读的时序图和
写AD5533B 。该串行接口可与既有
连续和非连续的串行时钟。第一下落
边缘
SYNC
重置计数器计数的序列数
钟，以确保正确的比特数被移入或移出
的串行移位寄存器。任何进一步的边缘上
SYNC
被忽略
直到正确的比特数被移入或移出。一旦
位的正确的号码已经被移入或移出时， SCLK为
忽略不计。为了为其他串行传输发生，则
计数器必须通过的下降沿来复位
同步。
在回读，
下降沿后的第一个SCLK上升沿边缘
SYNC
原因
D
OUT
离开高阻抗状态和数据同步输出
上为D
OUT
行以及后续SCLK上升沿。
对D
OUT
销就返回到高阻抗状态的下落
第14个SCLK的边缘。在D个数据
IN
线被锁定在上
第一个SCLK下降沿下降沿后
SYNC
信号
并在随后的SCLK下降沿。串行接口将
不移入或移出数据直到它接收到的下降沿
SYNC
信号。
* SPI
和QSPI是Motorola，Inc.的商标。
该SER / PAR位接低电平，使并行接口和
禁用串行接口。并行接口进行控制
九针，如下所示：
CS
低电平有效封装选择引脚。该引脚与共享
SYNC
函数为串行接口。
WR
低电平有效写引脚。上的地址引脚的值是
锁存的上升沿
WR 。
A4–A0
五地址引脚（ A4 =地址的最高位， A0 = LSB） 。这些
被用于解决有关信道（从可能的32）。
OFFSET_SEL
偏移选择引脚。这具有相同功能的Offset_Sel
在串行接口位。当它为高时，偏置通道
寻址和A4 - A0的地址将被忽略。
CAL
相同的功能的串行接口的CAL位。当
该引脚为高电平时，所有32个通道采集V
IN
同时。
微处理器接口
AD5533B到ADSP- 21XX接口
的DSP的ADSP- 21XX系列可轻松连接到
AD5533B而不需要额外的逻辑。
数据传输是通过写一个字给TX寄存器启动
后SPORT已启用。在一个写序列，数据
同步输出的DSP的串行时钟的每个上升沿和
移入其SCLK的下降沿AD5533B 。在
REV 。一
–13–
