AD5420
工作原理
该AD5420是一种精密数字电流环输出
转换器专为满足工业要求
过程控制应用。它提供了一个高精度，全
集成，低成本，用于产生电流的单芯片解决方案
环路输出。可用的电流范围是; 0至20mA ， 0
24毫安和4 20mA时，所需的输出配置为用户
通过控制寄存器进行选择。
初步的技术数据
参考缓冲器
该AD5420可与外部或内部运作
参考。参考输入为4 V至5 V的输入电压范围，
5 V的额定性能。该输入电压被缓冲
之前被施加到DAC 。
串行接口
对AD5420进行控制的多功能三线式串行接口
其工作时钟速率高达30 MHz 。它是兼容
SPI ， QSPI ， MICROWIRE 和DSP的标准。
架构
在AD5420的DAC内核架构包含两个
匹配的DAC部分。一个简化的电路图示
在图33中的4个MSB的16位数据字被解码，以
驱动15个开关， E1至E15 。每个交换机连接1
15个匹配电阻至地或基准缓冲器
输出。剩下的12位数据字驱动器开关
S0到一个12位的电压模式R-2R梯形网络的S11。
R
2R
2R
S0
V
REF
2R
S1
2R
S11
R
2R
E1
2R
E2
2R
E15
V
OUT
输入移位寄存器
输入移位寄存器为24位宽。数据被加载到
设备MSB优先的串行控制下的24位字
时钟输入， SCLK 。数据被时钟上的上升沿
SCLK 。输入寄存器包括8个控制位和16位数据
位如表7所示的24位的字是无条件
锁存锁存的上升沿。数据仍将是
主频在不考虑锁存器的状态，在上升沿
的锁存器中存在的输入寄存器将数据
锁存的，换句话说，最后24位被移入前
LATCH的上升沿将被锁存的数据。该
用于此操作的时序图如图2所示。
12位R-2R梯形
四个MSB解码成
15等份
图33. DAC梯形结构
从DAC芯的输出电压被转换成电流
（参见图，图34）中，然后镜像到供应
轨，以使应用程序只看到一个电流源输出
相对于地面。
AV
DD
R2
T2
A2
16-BIT
DAC
T1
A1
I
OUT
R3
R1
图34.电压电流转换电路
牧师珠三角|第18页29
