位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第785页 > SST49LF020A-33-4C-NHE > SST49LF020A-33-4C-NHE PDF资料 > SST49LF020A-33-4C-NHE PDF资料1第10页
2兆位闪存LPC
SST49LF020A
数据表
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
小于1厘米的距离从V
DD
销装置的。
此外，低频4.7 μF电解电容
从V
DD
到V
SS
应放置在5厘米Ⅴ的
DD
引脚。如果您使用的套接字编程目的添加
额外的1-10 μF旁边的每个插槽。
LPC模式
设备操作
在LPC模式采用了5信号通信接口，
4位地址/数据总线， LAD [ 3：0] ，以及控制线，
LFRAME ＃ ，以控制SST49LF020A的操作。
循环式操作，如存储器读和内存
写在英特尔低引脚数定义的接口Specifi-
阳离子， 1.0版。 JEDEC标准SDP （软件
数据保护）编程和擦除命令
序列被引入到标准的LPC MEM-
ORY周期。参见图7至图12为指令
序列。
LPC信号通过4位地址/数据总线上传送
支（LAD [3： 0]） ，并按照特定的顺序，这取决于
无论是读或写操作。 LPC内存
读取和写入周期表5和表6规定。
无论LPC读写操作开始以类似的方式
如示于图5和6的宿主（这是术语
这里用来描述设备驱动存储器）
称LFRAME ＃为一个或多个时钟并驱动一个开始
值对LAD [ 3 ： 0 ]总线。
在操作开始时，主机可容纳的
LFRAME ＃活跃的几个时钟周期，甚至改变
开始值。在LAD [ 3 ： 0 ]总线锁存每个上升沿
在时钟的边缘。在其中LFRAME ＃去循环
无效时，最后锁存的值被取为开始值。
CE＃必须被断言一个周期的开始循环到前
选择SST49LF020A的读取和写入操作。
一旦SST49LF020A识别操作是有效的（一
启动所有零值） ，则下一个预期indi-半字节
凯茨，这是否是一个内存读或写周期。一旦
这个被接收时，该设备现在可以在地址
周期。对LPC协议支持一个32位的地址段。
该SST49LF020A编码ID和寄存器空间的访问
在地址字段中。表3列出了地址位定义。
对于写操作的数据周期将按照地址
周期，并为读操作TAR和SYNC周期发生
之间的地址和数据周期。在每一个的端部
操作时，总线的控制，必须返回到
由2时钟周期西藏自治区举办。
产品标识
该产品识别方式识别该设备作为
SST49LF020A和制造商为SST。
表2 ：产品标识
地址
制造商ID
器件ID
SST49LF020A
0001H
52H
T2.2 1206
数据
BFH
0000H
模式选择
该SST49LF020A闪存设备可以工作在
两个不同的接口模式：对LPC模式和并行
编程（PP）的模式。在模式引脚用于设置
接口模式选择。如果MODE引脚设置为逻辑高电平时，
该装置是在PP中的模式。如果MODE引脚设置为低电平时，
设备是在LPC模式。模式选择引脚必须
之前，设备操作配置。 MODE引脚间
应受拉下来，如果该引脚悬空。在LPC
模式中，设备被配置为使用标准的主机
LPC接口协议。主机之间的通信
通过4位I / O通信的SST49LF020A发生
信号， LAD [ 3：0]和LFRAME ＃ 。在PP中模式下，设备
通过一个11位地址和一个8位数据I被编程/ O的
并行信号。地址输入被复用在排
和选择控制信号R / C ＃引脚列。该行
地址被映射到较低的内部地址
(A
10-0
） ，和列地址被映射到
较高的内部地址（A
MS-11
） 。参见图4 ，该
器件存储器映射，进行地址分配。
表3 ：地址位定义
A
31
: A
23
1111 1111 1b
A
22
1 =内存访问
0 =寄存器访问
A
21
: A
18
ID为[ 3：0]
1
A
17
:A
0
设备内存地址
T3.0 1206
1.请参阅表7为多个设备选择配置。
2006硅存储技术公司
S71206-08-000
5/06
10
