W90P710CD/W90P710CDG
5.引脚说明
表5.1 W90P710引脚说明
引脚名称
时钟&复位
IO类型
I
O
I
O
IS
IDS
IUS
IUS
O
IUS
O
IOS
期票
期票
期票
O
O
O
O
O
O
描述
15MHz的外部时钟/晶振输入
15MHz的晶振输出
32768Hz的外部时钟/晶振输入法（ RTC ）
32768Hz晶振输出（用于RTC ）
系统复位，低电平有效
JTAG测试时钟，具有58K欧姆的内部下拉
JTAG测试模式选择，内部上拉有70K欧姆
JTAG测试数据中，内部上拉有70K欧姆
JTAG测试数据输出
JTAG复位，低电平有效，内部上拉有70K欧姆
处理的外部存储器和IO设备总线（ MSB）。
的外部存储器和IO设备的地址总线。
外部存储器和IO设备，内部上拉有70K数据总线（ MSB ）
欧姆。
通用可编程输入/输出端口GPIO [ 67:52 ] 。
的外部存储器和IO设备的数据总线（ LSB）。
写字节使能为特定的设备（长者邻舍中心[ 3 ： 0 ] ） 。
数据总线掩码信号为SDRAM（神经干细胞[1 ：0]） ，低电平有效。
通用可编程输入/输出端口[ 69:68 ]
SDRAM芯片选择了两个外部银行，低电平有效。
行地址选通SDRAM ，低电平有效。
列地址选通SDRAM ，低电平有效。
SDRAM写使能，低电平有效
SDRAM时钟使能，高电平有效
系统主时钟输出， SDRAM的时钟，与压摆率控制输出
外部等待，低电平有效。
该引脚表明，在外部设备需要更积极的循环
访问操作。
通用可编程输入/输出端口GPIO [ 70 ] 。如果在EBI内存和IO设备
不需要等待请求时，它可以被配置为GPIO [7]或nIRQ5
ROM / FLASH的片选，低电平有效。
外部I / O芯片选择，低电平有效。
ROM / Flash中，外部存储器输出使能，低电平有效。
EXTAL （ 15M ）
XTAL （ 15M ）
EXTAL32(32.768
K)
XTAL32(32.768K)
n重设
JTAG接口
TCK
TMS
TDI
TDO
nTRST信号
外部总线接口
A [21:18]
A [17:0]
D [31:16] /
VD [ 23：8 ] /
GPIO [ 67:52 ]
D [15:0] /
nWBE [3：0 ] /
SDQM [3：0 ] /
GPIO [ 69:68 ]
神经干细胞[1 ：0]的
nSRAS
nSCAS
nSWE
MCKE
MCLK
NWAIT /
GPIO [ 70 ] /
nIRQ5
nBTCS
NECS [3：0 ]
诺埃
期票
O
O
O
- 20 -
