W90N740参考手册
5.引脚说明
引脚名称
系统时钟&复位
EXTAL
XTAL
MCLK
n重设
TAP接口
TCK
TMS
TDI
TDO
nTRST信号
外部总线接口
A [24:22]
A [21:0]
D [31:16]
D [15:0]
nWBE [3：0 ] /
SDQM [3 ：0]的
神经干细胞[1 ：0]的
nSRAS
nSCAS
nSWE
MCKE
NC
NC
EMREQ
EMACK
NWAIT
nBTCS
NECS [3：0 ]
诺埃
O
IO
IO
IO
IO
O
O
O
O
O
ID
O
外部主总线请求
ID
O
IU
O
IO
O
此消息用于请求外部总线。当EMACK活跃，表明总线补助
总线，芯片驱动外部总线的所有输出管脚为高阻抗。
外部总线应答
外部等待，
低电平有效
该引脚说明访问期间，外部设备需要更积极的循环
操作。
ROM /闪存芯片选择，
低电平有效
外部I / O芯片选择，
低电平有效。
ROM / Flash中，外部存储器输出使能，
低电平有效
的外部存储器和IO设备的地址总线（ MSB）中
的外部存储器和IO设备的地址总线
数据总线的外部存储器和IO设备（MSB） ，
内部上拉有70K欧姆。
的外部存储器和IO设备的数据总线（ LSB）的
写字节使能为特定的设备（长者邻舍中心[ 3 ： 0 ] ） ，
数据输入/输出掩码信号为SDRAM（神经干细胞[1 ：0]） ，
低电平有效
两个外部银行SDRAM芯片的选择，
低电平有效。
行地址选通SDRAM ，
低电平有效
列地址选通SDRAM ，
低电平有效
SDRAM写使能，
低电平有效
SDRAM时钟使能，
ACTIVE -HIGH
ID
IU
IU
O
IU
JTAG时钟，
用58K欧姆的内部下拉
JTAG模式选择，
内部上拉有70K欧姆
JTAG数据中，
内部上拉有70K欧姆
JTAG数据输出
JTAG复位，低电平有效，
内部上拉有70K欧姆
I
O
O
I
外部时钟/晶振输入
晶振输出
系统主时钟输出， SDRAM时钟
系统复位，
低电平有效
IO类型
描述
- 13 -
出版日期： 2003年5月9日
A2版
