ADSP-BF531/ADSP-BF532
SDRAM接口时序
表18. SDRAM接口时序
1
参数
时序要求
t
SSDAT
数据建立CLKOUT前
t
HSDAT
数据保持CLKOUT后
开关特性
t
SCLK
CLKOUT周期
2
t
SCLKH
CLKOUT宽高
t
SCLKL
CLKOUT宽度低
命令， ADDR ，数据延迟CLKOUT后
3
t
DCAD
t
HCAD
命令， ADDR ，数据保持CLKOUT后
1
t
DSDAT
数据禁止CLKOUT后
t
ENSDAT
数据使能CLKOUT后
1
2
民
2.1
0.0
7.5
2.5
2.5
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
6.0
0.8
6.0
1.0
对于LQFP封装V
DDINT
= 1.2 V至1.32 V.
请参阅
表14页22
为最大值Fi
SCLK
在不同的V
DDINT
.
3
命令引脚包括： SRAS ， SCAS ， SWE ， SDQM ，短信， SA10 ， SCKE 。
t
SCLK
CLKOUT
t
SCLKH
t
SSDAT
t
SDAT
数据（IN）的
t
SCLKL
t
DC AD
t
ENSDAT
数据（OUT ）
t
DSDAT
t
HCAD
t
DCAD
CMND ADDR
（下）
t
HCAD
注： COMMAND =
SRAS ， SCAS ， SWE ，
SDQM ，
短信，
SA10 ， SCKE 。
图13. SDRAM接口时序
版本C |
第26页60 |
2006年5月
