MC54/74F539
双1 -OF -4解码器
具有三态输出
在MC54 / 74F539包含两个独立的解码器。每一个接受两个
地址（ A0 - A1 ）的输入信号，并对其进行解码来选择四分之一
互斥输出。一个极性控制输入（P ）决定是否
输出是高电平有效（P = L）或低有效（P =高） 。一个低电平输入
启用（ E）可用于数据解复用;数据被路由到所选择的
输出在非反相的形式在低电平有效模式或在倒置形式
高电平有效模式。高信号上的低电平有效输出使能（ OE ）
输入力的三态输出高阻抗状态。
双1 -OF -4解码器
具有三态输出
FAST 肖特基TTL
解复用功能
三态输出
1 -的-4两个完全独立的解码器
输入钳位二极管极限高速终止的影响
ESD保护> 4000伏
连接图DIP
（ TOP VIEW ）
VCC O3b公司A1B A0B
20
19
18
17
Eb
16
Ea
15
OEA霸
14
13
O0a O1A
12
11
20
1
后缀
陶瓷的
CASE 732-03
20
1
SUF科幻X
塑料
案例738-03
1
2
3
4
Pb
5
6
7
8
9
10
20
1
O2b O1b O0b
OEB A0a
A1A O3a O2A GND
DW后缀
SOIC
案例751D -03
逻辑图
（ 1/2所示）
A1
订购信息
MC54FXXXJ
陶瓷的
MC74FXXXN
塑料
MC74FXXXDW SOIC
A0
E
逻辑符号
13 6
7
P A0 A1
P
15
14
E
解码器
OE
O0 O1 O2 O3
12 11 9 8
4 17 18
OE
16
O0
O1
O2
O3
5
E
译码单元B
OE
请注意，该图是用于逻辑操作的理解仅提供和
不应该被用来估计的传播延迟。
VCC = 20 PIN
= GND引脚10
P A0 A1
O0 O1 O2 O3
3
2
1 19
快速和LS TTL数据
4-209
