CD4514BMS ， CD4515BMS
逻辑图
VDD
A B C D
A B C D
9
A B C D
10 S2
VSS
A B C D
A B C D
S
R
数据2 3
Q
Q
Q
Q
C
B
A
A B C D
6
A B C D
5
S
R
数据3 21
A B C D
A B C D
18 S8
A B C D
A B C D
20 S10
D
A B C D
19 S11
A B C D
R
Q
A B C D
INHIBIT 23
14 S12
13 S13
16 S14
A B C D
15 S15
仅用于CD4515BMS这些INVENTERS
17 S9
4
S6
S7
S5
7
S4
8
S3
11 S0
S1
数据1 2
*
*
*
S
R
Q
Q
DATA 4月22日
*
S
Q
频闪
1
*
*
A B C D
*采用CMOS防护网保护所有输入。
图1.逻辑图
真值表
解码器输入
抑制
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1 =高电平
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
X
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
X
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
选定的输出
CD4514BMS =逻辑1（高）
CD4515BMS =逻辑0（低）
S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
所有输出= 0 ， CD4514BMS
所有输出= 1 ， CD4515BMS
X =无关
0 =低电平
7-1193
