飞思卡尔半导体公司
JTAG时序
1/f
OP
t
PW
V
IH
t
PW
V
M
TCK
（输入）
V
M
= V
IL
+ (V
IH
– V
IL
)/2
V
M
V
IL
图10-18测试时钟输入时序图
飞思卡尔半导体公司...
TCK
（输入）
t
DS
t
DH
TDI
TMS
（输入）
TDO
（输出）
输入数据有效
t
DV
输出数据有效
t
TS
TDO
（ OUTPUT
)
t
DV
TDO
（输出）
输出数据有效
图10-19测试访问端口时序图
56F8322技术数据
初步
欲了解更多有关该产品，
转到： www.freescale.com
115
