位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第77页 > OR3TP12-6BA256 > OR3TP12-6BA256 PDF资料 > OR3TP12-6BA256 PDF资料1第96页
ORCA
OR3TP12 FPSC
嵌入式主机/目标PCI接口
数据表
2000年3月
时序特性
（续）
表35. OR3TP12 FPGA侧置接口组合路径延迟信号
OR3TP12商业： V
DD
= 3.0 V至3.6 V ， 0 ℃， <牛逼
A
< 70 ℃。
描述
(T
I
= 85°C ，V
DD
=最小，V
DD
2 =分钟）
来源
FIFO_SEL
FIFO_SEL
twdataenn
twdataenn
twdataenn
twdataenn
trdataenn
mrdataenn
taenn
taenn
taenn
taenn
cfgshiftenn
mrdataenn
mrdataenn
目的地
datatofpga [31 ：0]的
datatofpgax [3 ：0]的
twlastcycn
datatofpga [31 ：0]的
（双端口模式）
datatofpgax [3 ：0]的
（双端口模式）
twdata [17 ：0]的
（四端口模式）
trlastcycn
mrlastcycn
twlastcycn
datatofpga [31 ：0]的
（双端口模式）
datatofpgax [3 ：0]的
（双端口模式）
twdata [17 ：0]的
（四端口模式）
pci_cfg_stat
datatofpga [31 ：0]的
MRDATA [17 ：0]的
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
2.364
1.999
6.565
8.968
7.929
7.687
5.457
5.899
6.530
9.278
7.904
7.696
6.202
民
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
7.516
7.340
注意：组合路径参数，从输入到输出（二者在FPGA上侧）进行测定，但不包括interbufs ，这
遍历ASIC / FPGA边界。该
ORCA
铸造静态分析工具，跟踪，占时钟偏移和interbuf延迟上
时钟和数据路径。
表36. OR3TP12 Interbuf延误
OR3TP12商业： V
DD
= 3.0 V至3.6 V ， 0 ℃， <牛逼
A
< 70 ℃。
描述
(T
I
= 85°C ，V
DD
=最小，V
DD
2 =分钟）
Interbuf从FPGA到ASIC
Interbuf从ASIC到FPGA
注： interbufs是缓冲区的FPGA及ASIC之间的接口。
民
—
—
最大
0.696
0.505
单位
ns
ns
96
朗讯科技公司
朗讯科技公司
