位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第77页 > OR3TP12-6BA256 > OR3TP12-6BA256 PDF资料 > OR3TP12-6BA256 PDF资料1第102页
ORCA
OR3TP12 FPSC
嵌入式主机/目标PCI接口
数据表
2000年3月
销信息
本节描述了销和执行FPGA的相关的功能的信号。在表5中没有描述的引脚
或者在这里表41是用户可编程的I / O 。在配置过程中，用户可编程I / O的三态
并拉到与内部电阻。如果有任何FPGA功能引脚不使用（或不连接到封装引脚） ，它是
同时三态和拉式配置后。
表41. FPGA常用功能引脚说明
符号
专用引脚
V
DD
GND
RESET
—
—
I
正电源。
地供应。
在CON连接配置中， RESET强制的CON组fi guration的重启和一个上拉的
启用。配置完成后，复位可以作为一个FPGA逻辑直接输入
这将导致所有的PLC锁定/自由流异步置位/复位。
在法师和异步外设模式， CCLK是选通输出
在配置数据，在从机或同步外设模式， CCLK
是用在DIN或D数据输入同步[7：0 ] 。在微处理器和PCI
模式， CCLK内部输出用于菊花链运作。
作为输入，上完成的延迟较低水平FPGA CON组fi guration后启动。 *
为高电平有效，漏极开路输出，高层次上的这个信号表明， config-
uration完成。 DONE还用于在嵌入式PCI核心启动
序列。 DONE有一个可选的上拉电阻。
PRGM是一个低电平有效的输入，强制配置的重新启动和复位
边界扫描电路。该引脚始终有一个活跃的上拉电阻。
该引脚必须在器件初始化期间举行的高，直到INIT引脚变为高电平。
该引脚始终有一个活跃的上拉电阻。
在配置过程中， RD_CFG是一个低电平有效的输入激活的TS_ALL
功能和3国的所有I / O的。
配置完成后， RD_CFG可以选择（通过比特流的选项）来激活
TS_ALL功能如上述那样，或者，如果回读通过比特流使能
选项， RD_CFG高至低跳变将启动配置的复诵
数据，包括PFU的输出状态，开始与帧地址0 。
RD_DATA / TDO是一个双功能引脚。如果用于回读， RD_DATA使您能
成形的数据出来。如果在边界扫描使用， TDO为测试数据输出。
在上电和初始化， M0 - M2被用于选择配置
模式锁存INIT的上升沿他们的价值观;请参阅表28表明，Con
成形的模式。在配置过程中，上拉被使能。
在上电和初始化，M3用于选择内部的速度
与他们的价值观配置过程中的振荡器锁定在INIT的上升沿。
当M3为低电平时，振荡器的频率是10兆赫。当M3为高电平时，振荡器
为1.25MHz 。在配置过程中，上拉被使能。
I / O
描述
CCLK
I
DONE
I
O
PRGM
RD_CFG
I
I
RD_DATA / TDO
专用引脚
M0, M1, M2
O
I
I / O配置后， M2可以是用户可编程的I / O *
M3
I
I / O配置后， M2可以是用户可编程I / O引脚。 *
*本
ORCA
3系列FPGA的数据手册中包含如何在启动过程中控制这些信号的详细信息。 DONE的发布时间
是由一组位流的选择，并同时释放所有其他CON组fi guration销的时刻（和所有的激活控制
用户I / O ）是通过第二组选项控制。
102
朗讯科技公司
朗讯科技公司
