LP3933
逻辑接口特性
(1.8V
≤
V
DD_IO
≤
V
DD1,2
)
符号
V
IL
V
IH
I
I
f
SCK
V
IL
V
IH
I
I
t
NRST
V
OL
V
OH
I
L
参数
输入低电平
输入高电平
逻辑输入电流
时钟频率
输入低电平
输入高电平
逻辑输入电流
复位脉冲宽度
输出低电平
输出高电平
I
SO
= 3毫安
I
SO
= - 3毫安
V
DD_IO
0.5
1.5
1.0
10
0.3
V
DD_IO
0.3
1.0
0.5
1.0
V
DD_IO
= 2.775V
V
DD_IO
0.5
1.0
1.0
13
0.5
条件
民
典型值
最大
0.5
单位
V
V
A
兆赫
V
V
A
s
V
V
A
逻辑输入SS ， SI ， SCK ， PWM_LED
逻辑输入NRST
逻辑输出，
输出漏电流V
SO
= 2.8V
SPI接口
LP3933与SPI串行总线规格兼容
它作为一个奴隶。该变速器由
16位读写周期。一个循环由7 AD-
连衣裙位，1个读/写（ R / W）位和8位数据。 R / W位
高状态定义了一个写周期，低定义了一个读
周期。 SO输出通常处于高阻抗状态，并
是活跃，只有当数据在一个读周期发送出去。一
上拉或下拉电阻器可以根据需要在SO线上，如果一个
浮动逻辑信号可能会导致意外的电流消耗
化输入，有那么连接。地址和
数据首先传输最高有效位。从机选择信号SS
必须的周期在传输过程中是低的。 SS重置
接口时高及它必须高采取之间
连续循环。数据被时钟上的上升沿
SCK时钟信号，而数据同步输出在下降
SCK的边缘。
20080512
SPI写周期
20080511
SPI读周期
7
www.national.com
