位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1421页 > CR16HCS9VJE7 > CR16HCS9VJE7 PDF资料 > CR16HCS9VJE7 PDF资料2第150页
表45输出信号
符号图
t
SCLro
t
SCLlowo
t
SCLhigho
t
SDAfo
t
SDAro
t
SDAHO
t
SDAvo
88
91
91
描述
SCL信号的上升时间
SCL为低电平的时间
SCL高电平时间
SDA信号的下降时间
SDA信号的上升时间
SDA保持时间
SDA的有效时间
SCL F.E.后
SCL F.E.后
SCL F.E.后
SCL R.E.后
参考
敏（ NS ）最大（ NS ）
-
d
K *吨
CLK
-
1
e
K *吨
CLK
-
1
e
300
-
88
88
91
91
7*t
CLK
-
t
SCLfo
7*tCLK+
TRD
一。 TCLK是在系统中使用的CPU的时钟的实际时钟周期。
TCLK的值取决于系统。
64000ns的最大周期时间是省电模式;在主动模式下，最大循环时间是通过限定于250ns的
高频振荡器。
B 。通过设计保证，但不是充分的测试。
。假设信号的电容高达400pF的。
。取决于信号的电容和上拉值。必须小于1毫秒。
。 K是在ACBCTL2.SCLFRQ限定。
表46输入信号的要求
符号图
t
X1p
t
X1h
t
X1l
t
X2p
t
X2h
t
X2l
t
Is
t
Ih
t
RST
77
77
77
77
77
77
81
81
82
X1期
X1的时候，外部时钟
X1低时，外部时钟
X2期
a
X2的时候，外部时钟
X2低时，外部时钟
输入建立时间
ISE
输入保持时间
ISE ， NMI ， RXD1 ， RXD2
复位时间
描述
参考
R.E. X1的下一个R.E. X1
在2V水平（双边沿）
在0.8V电平（双边沿）
R.E. X2下一R.E. X2
在2V水平（双边沿）
在0.8V电平（双边沿）
R.E.前CLK
R.E.后CLK
重置激活复位结束
输入信号
输入脉冲宽度
USART输入信号
t
Is
t
Ih
t
CLKX
t
RXS
t
RXH
80
80
81
81
81
输入建立时间
RXDN （异步模式）
输入保持时间
RXDN （异步模式）
CKXn输入周期
（同步模式）
RDXn建立时间
（同步模式）
RDXn保持时间
（同步模式）
R.E.前CLK
R.E.后CLK
12
0
200
F.E. CKX在同步模式前
F.E. CKX在同步模式后，
MICROWIRE / SPI输入信号
t
MSKh
t
MSKl
83
83
MICROWIRE时钟高
MICROWIRE时钟低
在2.0V （两边）
在0.8V （两边）
80
80
4
2
1*Tclk+13
敏（ NS ）
40
0.5 TCLK - 4
0.5 TCLK - 4
10,000
0.5 TCLK - 500
0.5 TCLK - 500
12
0
4Tclk
马克斯（ NS ）
www.national.com
150
