CY7B991
CY7B992
REF
Z
0
20–MHz
分配
时钟
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
80-MHz
倒
负载
负载
20-MHz
Z
0
负载
80-MHz
零点偏移
80-MHz
歪斜-3.125纳秒（ -4t
U
)
Z
0
负载
Z
0
7B991–14
图7.多功能时钟驱动器
REF
Z
0
L1
FB
系统
时钟
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
Z
0
L2
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
L4
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
TEST
负载
负载
Z
0
L3
Z
0
负载
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
负载
负载
7B991–15
图8.板对板时钟分配
图8
显示了CY7B991 / 992串联连接到CON组
结构板之间的零偏移时钟分布树。 DE-
的下游时钟缓冲器千红可以被编程为
补偿导线的长度（即，选择负偏态
等于所述线延迟）必要将它们连接到中，主机
器的时钟源，接近零延迟时钟树。磁带式
caded时钟缓冲器将积累的低频抖动BE-
事业的PLL滤波器的非理想的滤波特性。
建议在不超过两个时钟缓冲器是
串联连接。
文件编号： 38-07138牧师**
第12页15
