并行编程
特征
图142 。
并行编程时序，包括一些常规的时序
需求
t
XLWL
XTAL1
t
DVXH
数据&控逆变
（DATA ， XA0 / 1 ， BS1，BS2 ）
t
BVPH
PAGEL
WR
RDY / BSY
t
WLRH
t
PHPL
t
WLWH
t
PLWL
WLRL
t
XHXL
t
XLDX
t
PLBX
t
BVWL
t
WLBX
图143 。
并行编程时序，加载序列与时序
需求
(1)
加载地址
（低字节）
LOAD DATA
（低字节）
t
XLXH
LOAD DATA LOAD DATA
（高字节）
t
XLPH
t
PLXH
加载地址
（低字节）
XTAL1
BS1
PAGEL
数据
ADDR0 （低字节）
DATA （低字节）
数据（高字节）
ADDR1 （低字节）
XA0
XA1
注意：
1.在图142所示的定时要求（即，叔
DVXH
, t
XHXL
和叔
XLDX
）也适用
到装载操作。
302
AT90PWM2/3
4317B–AVR–02/05
