系统时钟
时钟系统及其
分配
图13给出了主时钟系统AVR及其分布。所有
该时钟并不需要活性在给定的时间。为了降低功耗，在
时钟使用的模块可以通过使用不同的睡眠模式来禁止，如描述
“电源管理及睡眠模式”第39页上的时钟系统详细
下文。
图13 。
时钟分配
PSC0/1/2
通用I / O
模块
ADC
CPU核心
内存
闪光灯和
EEPROM
CLK
PLL
PLL
CLK
I / O
CLK
ADC
CLK
中央处理器
CLK
FL灰
AVR时钟
控制单元
复位逻辑
看门狗定时器
时钟源
时钟
多路复用器
看门狗时钟
看门狗
振荡器
外部时钟
（水晶
振荡器）
校准RC
振荡器
CPU时钟 - CLK
中央处理器
CPU时钟被路由到相关的AVR的操作的系统的部分
核心内容。这种模块的例子是通用寄存器文件，状态稳压
存器和数据存储器保存堆栈指针。停止CPU时钟抑制
芯从执行一般的操作和计算。
在I / O时钟用于主要的I / O模块，如定时器/计数器， SPI ，
USART 。在I / O时钟还用于外部中断模块，但要注意一些
外部中断由异步逻辑检测，因此这种中断是
发现即使I / O时钟停止了。
Flash时钟控制Flash接口的操作。此时钟通常是
同时积极与CPU时钟。
PLL时钟使PSC模块直接从64/32 MHz的时钟主频。一
16 MHz的时钟也被衍生为CPU 。
I / O时钟 - CLK
I / O
Flash时钟 - CLK
FL灰
PLL时钟 - CLK
PLL
30
AT90PWM2/3
4317B–AVR–02/05
