3.0
设备概述
的静态RAM的3K字节被用于临时存储
数据和用于该程序的堆栈和中断堆栈。读
写操作可以字节宽度或字宽，取决于
决于由CPU执行的指令。每个内存
访问需要一个时钟周期;没有等待周期或持有周期
是必需的。
有两种类型的快闪EEPROM数据存储器存储。
在2K字节的EEPROM数据存储器的低耐力
（ 25K周期）和128字节的闪存EEPROM数据存储器
具有高耐用性（ 100K周期）被用于非易失性
存储数据，例如配置设置的输入的
最终用户。
在64K字节EEPROM闪存程序存储器的使用
来存储应用程序。它的安全功能
防止意外编程和防止unautho-
授权的访问到的程序代码。该内存可以亲
编程与装置外部编程设备或与
设备中安装的应用程序的系统（在系统亲
编程） 。
有用于存储一个工厂编程的引导存储器
在系统编程（ ISP）的代码。 （此代码可以让亲
通过USART的一个程序存储器的编程IN-
terfaces在最终的应用程序）。
对于闪存EEPROM程序和数据存储器，该器件产生
ternally生成必要的电压进行编程。
不需要额外的电源是必需的。
该设备是所有系统完整的微型计算机
时序，中断逻辑，程序存储器，数据存储器和I /
O端口包含在芯片上，使其非常适合于宽
广泛的嵌入式控制应用。
3.1
CR16B CPU CORE
该设备采用CR16B CPU核心模块。这是
在其他CompactRISC家庭成员使用相同的核心DE-
迹象，如DECT或GSM芯片组。
从im- CPU核心结果的高性能
流水线结构，具有的plementation两个字节， per-
周期流水线系统总线。作为一个结果，CPU可以支持
在每个时钟周期一条指令的峰值执行率。
与传统的RISC处理器相比，该装置
不同于在以下方面：
- CPU内核可以在片上使用，而不是外部
内存。这消除了对大的COM和
复杂的总线接口单元。
- 大多数指令都是16位的，因此所有的基本指令
仅有2个字节长。额外的字节有时
需要立即值，所以指令可以
两个或四个字节。
- 非对齐字访问是允许的。每个指令
可以在8位或16位的数据进行操作。
- 该设备被设计为与时钟速率在操作
10至24 MHz范围内，而不是100 MHz或更高。
大多数嵌入式系统面临电磁干扰及噪音CON-
straints限制时钟速度，以这些较低的范围内。一
较低的时钟速度意味着更简单，成本更低的硅
实施。
- 指令流水线使用三个阶段。较小
管道省去了昂贵的分支predic-
化机制和旁路寄存器，而可维护性
荷兰国际集团充分表现了典型的嵌入式
控制器应用。
欲了解更多信息，请参阅CR16B编程
MER的参考手册，文献编号： 633150 。
3.3
输入/输出端口
该器件具有56软件可配置的I / O引脚，组织
分为七个所谓的B口， C口，端口F ， G口8针接口，
端口H ，端口I和端口L.每个引脚可配置才能工作
中心提供全方位作为通用输入或通用输出。
此外，许多I / O引脚可以被配置为作为
指定的输入或输出的片上外围模块
如USART ，定时器， A / D转换器，或MICROWIRE /
SPI接口。
在I / O引脚的特点是完全可编程的。每个引脚
可以被配置为作为一个三态输出，推挽
推挽输出，弱上拉输入，或高阻抗输入。
3.2
内存
该CompactRISC架构支持匀速直线AD-
2兆装扮空间。的设备实现
这种架构只使用最低的128K字节地址
空间。四种类型的片上内存占用特定的接口
这个地址空间内丘壑：
64K字节EEPROM闪存程序存储器（ 100K赛扬
克莱斯）
48K字节的可用空间也PROGRAMM ROM内存版本
（ 10万次）
3K字节静态RAM
2K字节的EEPROM数据存储器的低耐力
（ 25000次）
128字节的高耐用性（ 10万次）
1.5K字节闪存EEPROM存储器的ISP代码
3.4
总线接口单元
总线接口单元（ BIU ）控制之间的接口
的片上模块的内部核心总线。它决定
配置的参数总线访问（如num-
等待状态的内存访问）和问题了合的误码率
每个priate总线信号请求的访问。
该BIU使用一组控制寄存器，以确定如何
AC-当许多等待状态和保持状态是使用
cessing快闪EEPROM程序存储器， ISP内存和
在I / O区（端口B和端口C ） 。在启动时的组态
日粮寄存器的最慢的内存访问设置。
为了达到最快的程序执行，适宜
值应该被编程。这些设置随
时钟频率和芯片上器件的被访问 - 类型
ED 。
5
www.national.com
