应用信息（续）
延迟模块和输出级
在每个输出级，至Q6晶体管Q3
形成一个高速图腾柱驱动程序将源
或信宿多个放大器的峰值为一个总的延迟
大约30纳秒。以确保在低输出
水平导通之前，通过Q9形式的晶体管Q7
UC1875/6/7/8
UC2875/6/7/8
UC3875/6/7/8
自偏置驱动程序持有Q6上先于供给
达到其导通阈值。这个电路可操作
当芯片供应为零。 Q6也导通，并
从的故障逻辑部分的信号保持为低电平
芯片。
UDG-95082
延时设置死区时间完成与
C1必须履行到V
TH
前的输出可以
高。的时间由电流源所定义，I1
这是由一个外部电阻R编程
TD
。该
电压延时设置引脚在内部调节到
2.5V和死区时间控制的范围是
从50到200纳秒。注：没有办法
禁用延迟电路，延迟时间必须
进行编程。
输出开关定位
的UC1875 / 6 /7/8接口的全桥变换器的开关的四个输出如下所示：
UDG-95083
3绕组双线， 30 AWG绝缘的Kynar
9
