--Preliminary ，机密， Proprietary--
宏碁实验室公司
M512x ：超级I / O控制器，即插即用
表2-1
M512x引脚说明表（续）
名字
数
TYPE
描述
软驱接口：
DRV0J,
6, 5
O
驱动选择0,1 。
低电平有效，输出选择驱动器0-1 。
DRV1J
PDIR
26
O
该位用于指示并行端口的数据总线的方向。
0 =输出/写， 1 =输入/读取。
PS2DRV
I
开车2 。
在PS / 2模式下，该输入指示是否第二个驱动器连接;
该信号应该是低的，如果第二驱动器连接。此状态反映在
状态寄存器A的读
MID0-1
20,19
IS
媒体的ID输入。
在软驱增强模式，这些输入介质ID输入。
MOT0J,
4, 7
O
电机0,1 。
这些低电平有效输出选择电机驱动器0-1 。
MOT1J
WPROTJ
16
IS
写保护。
从磁盘驱动器此低电平有效的施密特触发器输入检测
一个磁盘被写保护。任何写命令将被忽略。
TRK0J
15
IS
轨道00 。
从磁盘驱动器这样的施密特触发器输入信号感测到
头被定位在最外面的轨道。
INDEXJ
14
IS
索引。
从磁盘驱动器本有源低施密特触发器输入感测到
头被定位在一个音轨的开始，如标有索引孔。
DRVDEN
2-3
O
数据速率0-1 。
这反映了输出的比特数据速率寄存器0-1 。
0-1
串行接口：
SIN1 ， SIN2 145155
I
接收数据。
接收器的串行数据输入端。
SOUT1,
146,156
O
发送数据。
发射器的串行数据输出串行端口。
SOUT2
RTS1J
148
O
发送请求。
低电平有效请求发送输出主串行端口。
握手输出信号通知调制解调器UART已准备好发送数据。
这个信号可以通过书面形式进行编程，以位的调制解调器控制寄存器1
（ MCR ） 。硬件复位将清除RTSJ信号未激活模式（高） 。
强制循环模式操作时无效。
CFGPORT
I
配置端口的选择。
在重新激活，此输入读取并锁存到
定义配置寄存器的基址。
RTS2J
158
O
发送请求。
此低电平信号进行二次串行端口。握手
输出信号通知调制解调器UART已准备好发送数据。该信号
可以通过写位的调制解调器控制寄存器（ MCR） 1进行编程。该
硬件复位将清除RTSJ信号未激活模式（高） 。强制不活跃
在循环模式操作。
KBC_EN
I
KBC使能控制。
在重新激活，这个输入被读取并锁存使能
复位后KBC 。该信号可以由配置寄存器被覆盖。
DTR1J
150
O
数据终端就绪。
这是为初级串行端口的有源低输出。
握手输出信号表示向现代的UART准备建立
数据通信链路。这个信号可以通过写入进行编程，以位0
调制解调器控制寄存器（ MCR ） 。硬件复位将清除DTRJ信号
循环模式操作时无效。
RTC_EN
I
RTC使能控制。
在重新激活，这个输入被读取并锁存使能
复位后， RTC 。这个信号可以由配置寄存器被覆盖。
第8页
1997年7月2日文档编号： 512xDS02.doc
宏碁实验室： 7F ， 115洞兴街，台北110 ，台湾， ROC电话： 886- （ 02 ） 762-8800传真： 762-6060
