LC73101C
- 片选
该LC73101C有两个片选输入： CS1和CS2 。在微控制器和串行接口只能用于
当CS1为低和CS2为高。当芯片选择输入端选择一个非激活状态时， D0到D7销去
高阻抗状态， A0 ，RD和WR输入被禁止。串行接口的移位寄存器和计数器均
复位。
访问显示数据RAM和内部寄存器
该LC73101C支持无需等待时间，只要LC73101C访问周期时间的高速数据传输
约束是通过微控制器实现。该LC73101C使用一个内部的“总线保持”电路，在其内部数据总线
接收或在与单片机的数据传输发送数据。
例如，当微控制器写入LC73101C显示数据RAM ，数据被暂时由总线保持
保持器，并写入到下一个写入周期开始前的显示数据RAM中。当微控制器读出
显示数据RAM的内容，读出的数据在所述第一（虚拟）读周期存储在总线保持器，然后
该数据被读出到系统总线上的下一个数据的读周期。当读取显示数据RAM ，设置后
地址，紧接在后面的读出指令不读出所指定的地址中的数据，而是读
从由第二前数据中指定的地址数据读出操作。因此，护理时需要使用
此功能。这意味着一个虚拟读取总是需要设置地址后或写操作之后
周期。图2 （a）和图2 （b）表示该定时。
（一）收件
WR
数据
总线保持
RAM写信号
数据写完成
N
LATCH
国内
定时
N
N+1
N+2
N+3
N+1
N+2
N+3
（一）读
WR
MPU
RD
数据
地址预设
内部时序
读信号
列地址
总线保持
地址n
未知
地址设置
DUMMY
读
N+1
数据N
数据读取
N+2
数据n + 1
数据读取
N
N
N+1
忙标志
当忙标志为高时，表示一个LC73101C内部操作在进行中。
忙标志是从D7引脚输出一个状态读取命令。如果循环时间（t
CYC
）的条件都满足时，有
没有必要在每个命令之前，检查该标志。这可以显著增加的可用处理能力
微控制器。
MPU
第6853-7 / 34
