HI3256
表1 A / D码
INV
1
V
IN
V
RT
步
255
254
V
RM2
128
127
1
V
RB
0
D7
D0
D7
0
D0
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
操作注意事项
该HI3256是一个高速A / D转换器，它能够
的TTL ， ECL和PECL电平时钟输入。特征
阻抗应适当匹配，以确保最佳
高速运转时的性能。
电源和接地产生深远的影响
在转换器的性能。电源和
接地方法是在高端尤为重要
高速操作。是一般分谨慎如下：
- 接地图案应尽可能地大。这是
推荐使电源和接地
图案上宽下窄的内层使用的多层
板。
- 为防止AGND和DGND之间的干扰
与AV之间
CC
和DV
CC
，确保
各个图案隔开。为了防止DC
在电源图案偏移，将AV
CC
和DV
CC
线在每一个点上，通过一个铁氧体磁珠
过滤器。做空AGND和DGND模式于一体
在A / D转换器立即改善的地方
A / D转换器的性能。
- 地面电源引脚（ AV
CC
， DV
CC1
， DV
CC2
,
DV
EE3
）尽可能靠近每个引脚尽量用0.1μF
或更大的片状陶瓷电容器。 （连接AV
CC
引脚连接到AGND模式和DV
CC1
， DV
CC2
,
DV
EE3
销到DGND模式）。
- 数字输出布线应尽可能短
可能。如果数字输出配线长，布线
电容会增加，恶化了输出转换
率，并导致反射到输出波形
因为原来的输出压摆率是相当快的。
模拟输入引脚V
IN
具有一个输入电容
大约21pF 。驱动A / D转换器，具有适当的
频率响应，必须防止性能
由于寄生电容或寄生恶化
电感通过使用大容量的驱动器电路;保存
布线尽可能短，并使用芯片部件为
电阻器和电容器等。
在V
RT
和V
RB
引脚必须有足够的旁路
保护它们免受高频噪声。他们绕道
AGND大约1μF钽电容和0.1μF
电容。此时，大约DGND3 - 1.2V电压
被产生。然而，这是不推荐用作
阈值电压V
BB
因为它是太弱。
当数字输入电平为PECL电平， *** / E引脚应
使用和*** / T引脚悬空。当数字输入电平
为TTL ， *** / T引脚应使用III / E引脚悬空。
测试电路
+V
5V
A I
CC
4V
V
RT
AV
CC
DV
CC1
DV
CC2
5V
A
I
EE
S2
+
-
S1
S1 ：ON当A < B
S2 ：ON当A > B
DGND3
-V
CLK / E
5MHz的PECL
V
IN
8
A<B A>B
比较
HI3256
A8
TO
A1
A0
B8
TO
B1
B0
“1”
调节器
000...00
TO
111..10
8
卜FF器
1.95V
V
IN
2V
V
RB
DGND2
DGND1
AGND
DV
EE3
DVM
“0”
图4.消耗电流测量
电路
图5.积分非线性误差/微分
线性误差测量电路
9
