2.6
基本操作时序
CPU的操作由一个系统时钟同步（
φ
）或副时钟（
φ
子
） 。对这些细节
时钟信号，见第4节，时钟脉冲发生器。从上升沿的期间
φ
or
φ
子
to
下一个上升沿被称为一个状态。总线周期由2个状态或三种状态。循环
不同取决于是否访问片上存储器或片上外围模块。
2.6.1
访问片上存储器（ RAM ， ROM ）
访问片上存储器发生在两种状态。的数据总线宽度为16位，允许访问
以字节或字大小。图2.11示出了芯片上的存储器访问周期。
总线周期
T
1
状态
T
2
状态
φ
or
φ
子
内部地址总线
地址
内部读取信号
内部数据总线
（读访问）
读数据
内部写信号
内部数据总线
（写访问）
写数据
图2.11的片上存储器的存取周期
41
