P REL IMI N A R
我N· 马缇
1/ 2 4/ 0 2
STAC9461/63
两个六通道， 24位， 192 kHz的音频DAC
7.2.
LRCK
SCLK
M
S
B
单线格式
~
~
~
~
~
~
~
~
左声道
右声道
~ ~~ ~
~ ~~ ~
~ ~~ ~
~~ ~ ~
~~ ~ ~
~ ~~ ~
~ ~~ ~
~ ~~ ~
~ ~~ ~
~ ~ ~
~ ~ ~
~~ ~
~~ ~
~~ ~
~~ ~
~~ ~
~~ ~
SDIN 1
-1
+1
L
S
B
M
S
B
-1
+1
L
S
B
M
S
B
-1
+1
L
S
B
M
S
B
-1
+1
L
S
B
M
S
B
-1
+1
L
S
B
M
S
B
-1
+1
L
S
B
前
REAR
中心
前
REAR
低音
图8. STAC9461单线20位数据模式时序图
比特/样本
20
SCLK率
128 Fs的
笔记
6个输入， 2路输出，只有BRM
表2.单线20位数据模式，数据有效在SCLK的上升沿
的单线数据模式为STAC9461允许数据的所有六个通道是
输入到芯片上的单个SDATA_IN线， SD1 （引脚15） ，并输出到所有六个模拟
登录超时（引脚23-28 ） 。
7.3.
I
2
C- BUS接口
在我
2
该STAC9461的C总线工作符合我
2
C- BUS接口
规格从飞利浦半导体公司。在我
2
C总线的STAC9461做
包括不是由菲利普斯规范标识的自动递增功能。为
例如，一个典型的写就的格式如下： START ....芯片地址（ 8
位） ....寄存器地址（ 8位）......数据（寄存器地址8位）......数据（注册
地址+1 8位）......数据（寄存器地址2 8位）...... STOP 。该地址将
通过地址空间的结束，或者直到一个"STOP"条件递增（按
I
2
规格）接收到的部分。基于与该予详细信息
2
C，请
引用我
2
C总线接口规范，从飞利浦半导体。额外
tional信息的地址寄存器可以在第8.1.12找到
停止
开始
反复
开始
停止
~
~
~
~
SDA
t
BUF
t
HDST
t
高
~
~
t
HDST
t
f
t
SUSP
~
~
~
~
SCL
t
低
t
硬盘
t
SUD
t
南方科大
t
r
图9.我
2
时序图
12
2-9461-D1-2.0-0102
