ADMCF326
DSP核心架构概述
图3是在DSP核心的总体框图
ADMCF326 ，这是基于网络连接固定的点的ADSP- 2171 。
灵活的架构和全面的指令集
在ADSP- 2171允许所述处理器执行的多个操作
并联。在一个处理器周期（50纳秒以10MHz的CLKIN） ，
可以在DSP内核：
产生下一个程序地址
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据的地址指针
执行计算操作
接收和发送通过串口
递减的间隔定时器
产生三相PWM波形的功率逆变器
使用8位辅助PWM定时器产生两个信号
采集四个模拟信号
递减的看门狗定时器
英法fi cient数据传输实现了与使用网络连接已经
内部总线：
程序存储器地址（ PMA ）总线
程序存储器的数据（ PMD ）总线
数据存储器地址（ DMA ）总线
数据存储器的数据（ DMD ）总线
结果（R ）总线
这一切都发生在处理器继续：
在ADMCF326程序存储器可以是内部
（片内RAM）或外部（闪存） 。内部程序存储器
可以存储指令和数据，允许ADMCF326
获取两个操作数在一个指令周期内，一个来自
程序存储器和一个数据存储器。从操作
外部程序存储器中详细描述的
ADSP-
2100系列用户手册，
三版。
该ADMCF326写入数据从16位寄存器的24位
使用PX寄存器程序存储器提供较低
8比特。当读取24位程序数据（没有说明）
克存储器到一个16位数据寄存器，低8位是
放置在PX注册。
该ADMCF326可以为多个不同的DSP回应
内核和外设中断。 DSP中断包括
一个串口接收中断，一个串行口发送中断，
定时器中断，以及两个软件中断。另外，
电机控制外设包括两个PWM中断
和PIO中断。
串行端口（ SPORT1 ）提供了一个完整的同步
具有可选扩以硬件，和一个串行接口
各种各样的成帧和非成帧数据的发送和接收
的操作模式。 SPORT1可以产生内部编程
梅布尔串行时钟或接受外部串行时钟。
可编程间隔计数器也被包括在DSP
芯和可用于产生周期性中断。 16位
计数寄存器（ TCOUNT ）递减每
n
处理器
周期，其中n -1是存储在8位TSCALE一个定标度值
注册。当计数器的值达到零，一个中断
产生，并且计数寄存器从16位的重新加载
周期寄存器（ TPERIOD ） 。
该ADMCF326指令集提供了灵活的数据移动
内的和多功能的指令（一个或两个数据移动
计算），将来自内部程序存储器执行
内存。该ADMCF326汇编语言使用代数
语法，易于编程和可读性。一套全面的
开发工具支持项目发展。欲了解更多
在DSP内核的信息，请参考
ADSP -2100系列
用户手册，
第三版，具体参考
在ADSP- 2171 。
该处理器包含三个独立的计算单元：
该算术和逻辑单元（ALU） ，乘法器/累加器
（MAC）和移位器。该计算单元处理的16位
数据直接有规定，支持多倍的COM
putations 。 ALU执行一套标准的算术和
逻辑运算以及为师原语的支持。
陆委会执行单周期乘法，乘法/加法和
乘/累加用的40位减法运算。该
移位器执行逻辑和算术移位，归一化，
非规范化，并从中获得-指数操作。该转换器可以
用于EF网络ciently实现数字格式的控制，包括
浮点数的表示。
内部结果（R ）总线直接连接的计算
单元，使得任何单元的输出可以是任何单元的输入
在下一周期。
一个功能强大的程序定序器和两个专用的数据地址
发电机确保外汇基金fi cient交付操作数这些compu-
tational单位。音序器支持条件跳转和
子程序调用和在一个周期内的回报。随着内环
计数器和循环堆栈，该ADMCF326执行循环代码
零开销;没有明确的跳转指令来
维持循环。
两个数据地址产生器（ DAG）的规定地址
从数据存储器和亲同步双操作数取
程序存储器。每个DAG维护和更新四个地址
指针（我注册） 。每当指针可用于访问数据
（间接寻址），它是后改性音响的值中的一个编
4修改（M寄存器） 。长度值可伴
每个指针（ L寄存器）来实现自动模
寻址循环缓冲区。圆形缓冲功能是
还使用自动数据传送到串行端口和
从片上存储器。 DAG1生成唯一的数据存储
地址，并提供一个可选的位反转的能力。 DAG2
可能会生成程序和数据存储空间，但有
无位反转的能力。
–8–
版本B
