AD1895
串行数据端口，数据格式
该串行数据输入端口的模式由逻辑电平设定
SMODE_IN_0 / SMODE_IN_1 / SMODE_IN_2引脚。串行
现有数据输入端口模式是左对齐，我
2
S，右
对齐（ RJ） ，16， 18，20，或24位，如表Ⅰ中所定义
表一，串行数据输入端口模式
表Ⅲ。当输出字宽度小于24位时，抖动是
加入到截去比特。右对齐串行数据输出
模式假设每帧64 SCLK_O周期，平均分配
对于左，右。该AD1895还支持16位， 32时钟
在LJ ， RJ ，我装的输入和输出的串行数据
2
S格式。
表II中。串行数据输出端口模式
SMODE_IN_ [0： 2]
2
0
0
0
0
1
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
接口格式
左JUSTI网络版
I
2
S
未定义
未定义
右对齐， 16位
右对齐， 18位
右对齐， 20位
右对齐， 24位
SMODE_OUT_ [0： 2]
1
0
0
0
1
1
0
1
0
1
接口格式
左对齐（LJ ）
I
2
S
TDM模式
右对齐（RJ ）
表Ⅲ。字宽
串行数据输出端口的模式由逻辑电平设定
SMODE_OUT_0 / SMODE_OUT_1和WLNGTH_OUT_0 /
WLNGTH_OUT_1引脚。在串行模式可以更改为左
有道理，我
2
S，右对齐或TDM如表II中定义的。该
输出字宽度可以通过使用WLNGTH_OUT_0设置/
WLNGTH_OUT_1销所示
WLNGTH_OUT_ [0：1 ]
1
0
0
0
1
1
0
1
0
1
字宽
24位
20位
18位
16位
下面的时序图显示了串行模式的格式。
LRCLK
SCLK
SDATA
最高位
最高位
左声道
右声道
最低位
最高位
最低位
左对齐模式 - 16位到24位每通道
LRCLK
左声道
SCLK
最高位
最低位
最高位
最高位
最低位
右声道
SDATA
I
2
S模式 - 16位到24位每通道
LRCLK
SCLK
SDATA
左声道
右声道
最高位
最低位
最高位
最低位
右对齐模式 - 位每通道次数选择
LRCLK
SCLK
SDATA
最高位
最低位
最高位
最低位
TDM模式 - 16位到24位每通道
1/
f
s
笔记
1. LRCLK NORMALLY进行操作的AT联想输入OR输出的采样率（
f
s
)
2. SCLK频率通常64 LRCLK除用于TDM模式，这是N 64
f
s
,
其中N =号码在TDM链立体声声道。在主控模式下， N = 4
图10.输入/输出串行数据格式
–20–
版本B
