ADV7195
DAC终止和布局的考虑
参考电压
PC板布局考虑
该ADV7195包含一个板载电压基准。在V
REF
针正常终止于V
AA
通过0.1
F
当电容器
内部V
REF
被使用。可替换地， ADV7195可以
与外部V下使用
REF
(AD589).
电阻R
SET
连接在R的
SET
引脚和AGND
和用于控制所述满刻度输出电流和there-
脱颖而出的DAC电压输出电平。对于满量程输出，R
SET
必须具有2470的值
;
R
负载
具有300的值
.
当被选择的0-1023的输入范围中，R的值
SET
必须是2820
.
该ADV7195具有三个模拟输出，对应于Y ，
镨，铅的视频信号。这些DAC必须与外部使用
为了缓冲电路，以提供足够的电流来驱动
输出设备。合适的运算放大器是AD8009 ， AD8002 ，
AD8001 ， AD8057或。计算输出满量程电流
和电压，下面的公式应使用：
V
OUT
=
I
OUT
×
R
负载
I
OUT
= [V
REF
×
K] / R
SET
k
= 5.66,
对于I / P范围
64–940, 64–960,
O / P标准
EIA-770.1–3
k =
6.46,
F
CI
输入范围
0–1023,
输出标准
RS-170/343A
V
REF
=
1.235
V
该ADV7195的优化设计降低了噪音perfor-
曼斯，无论是辐射和传导噪声。为了配合
在ADV7195的出色的噪声性能，必须
这个伟大的护理给予的PC板布局。
布局应为在ADV7195低噪声优化
电源线和接地线。这可以通过屏蔽来实现
数字输入和提供良好的去耦。导线长度
第五组之间
AA
与AGND和V
DD
和DGND引脚，
应保持尽可能的短，以减少电感振铃。
建议在一个4层印刷电路板是
使用。随着电源层和接地层分离的层
信号承载的组件和焊料侧层的痕迹。
组件的放置应考虑到分开
嘈杂的电路，诸如晶体时钟，高速逻辑电路，
和模拟电路。
应该有一个独立的模拟地平面（ AGND ）和
一个单独的数字接地平面（GND）。
电源层应包括数字电源层（V
DD
)
和模拟电源平面（V
AA
） 。模拟电源平面
应包含DAC和所有相关联的电路和
V
REF
电路。
数字电源平面应包含所有的逻辑电路。该
模拟和数字电源层应该被单独地配置
通过连接至常用电源平面，在一个单一的点
一个合适的过滤设备，诸如铁氧体磁珠。
电源去耦
每个电源集团
V
AA
10nF
0.1 F
V
AA
V
AA
0.1 F
24, 35
COMP
V
AA
1, 12
V
DD
DAC A
300
Y输出
10nF
0.1 F
Cb/Cr0–Cb/Cr9
Cr0–Cr9
DAC B
Y0–Y9
未使用
输入
应
接地
300
PR（ V）输出
ADV7195
HSYNC / SYNC
VSYNC / TSYNC
DAC
300
V
AA
100
SCL
100
RESET
SDA
V
REF
CLKIN
ALSB
AGND
26, 33
4.7k
R
SET
GND
13, 52
MPU总线
5k
V
AA
5k
铅（ U）输出
V
AA
4.7k
4.7 F
6.3V
的27MHz ， 74.25MHz或
74.1758MHz时钟
V
AA
DV
2.47k
2.82k
OR
图57.电路布局
–30–
REV 。一
