ADV7195
HSYNC
VSYNC
A
DV
像素
数据
Y
Y
Y
Y
Cr
Cr
Cr
Cr
Cb
B
Cb
Cb
Cb
A
民
= 16 CLK周期（ 525P ）
A
民
= 12 CLK周期（ 625P ）
A
民
= 44 CLK周期（ 1080I ）
A
民
= 70 CLK周期（ 720P ）
B
民
= 122 CLK周期（ 525P ）
B
民
= 132 CLK周期（ 625P ）
B
民
= 236 CLK周期（ 1080I ）
B
民
= 300 CLK周期（ 720P ）
图4.输入时序图
t
5
t
3
SDA
t
3
t
6
t
1
SCL
t
2
t
7
t
4
t
8
图5. MPU端口时序图
REV 。一
–7–
