8XC152JA JB JC JD
GSC时序（外部时钟）
270431 –17
笔记
1 NC引脚上PLCC封装可以被连接到内部管芯，并应客户的应用中使用
2 ，建议这两个引脚3和33接地的PLCC设备
3 ''标准结构''是基于从早期制造大量的采样，并不能保证该测量结果
与V做
CC
e
5V在室温下
4口的容性负载0和2会引起寄生噪声脉冲在V叠加
OL
ALE和端口号
1和3的噪声是由于外部总线电容放电到P0口和P2口当这些引脚使1-
到0时总线操作在最坏的情况下转换（容性负载
l
100 pF的）上的ALE引脚上的噪声脉冲可以
超过0 8V在这种情况下，可能希望有资格的ALE与施密特触发器或使用一个地址与一个施密特锁存
触发选通输入
5口的容性负载0和2可能会导致V
OH
在ALE和PSEN暂时低于0 9V
CC
Specifi-
当地址位固定阳离子
6 I
CC
测量时，所有输出引脚断开XTAL1与TCLCH TCHCL驱动
e
5纳秒V
IL
e
V
SS
a
0 5V V
IH
e
V
CC
b
0 5V XTAL2 N c个端口0引脚连接到V
CC
''工作''电流是EA连接到V
CC
和
RST连接到V
SS
''空闲''电流是EA连接到V
SS
RST连接到V
CC
和GSC不活跃
图7是与外部数据存储器的特性的规格也可以适用于DMA操作
从数据测量8 TQVWX不应混淆与TQVWX作为指定80C51BH在80C152 TQVWX
有效期至WR的上升沿触发80C51BH TQVWX从数据有效到WR见时序图下降沿测量
9 ，该值是根据最大允许管芯温度和封装体的热阻
10与外部程序存储器特性所有规格适用于
EPSEN的PSEN
端口5端口0
端口6端口2
当EBEN处于逻辑1的80C152JB JD
11同TCLCH使用外部时钟驱动波形
12同TCHCL使用外部时钟驱动波形
13有效地使用同一个外部时钟，以驱动两个接收器和发射器的最小ECL规格
成为195 ns的所有频率（假设0 ns的传播延迟），因为ECDVT （ 150纳秒）加ECDSR （ 45纳秒）重
quirements ，还必须满足（150
a
45
e
195纳秒）的195 ns的要求也将提高，包括最大
接收机和发射机之间的传播延迟
16
