RESET
内部地址总线
TPU模块
输出比较
输出/ PWM
OUTPUT ENABLE
输出比较
输出/ PWM
产量
RDR1
输入捕捉
输入
外部时钟
输入
WDDR1
RESET
模式1/2/3/7
P1
n
模式
4/5/6
R
Q
D
P1nDR
C
WDR1
RPOR1
传说
WDDR1 ：写入P1DDR
WDR1 ：写入P1DR
RDR1 ：读P1DR
RPOR1 ：读端口1
n = 2或3
图C.1 （ b）端口1块图（引脚P1
2
和P1
3
)
860
内部数据总线
R
Q
D
P1nDDR
C
