位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第287页 > CY7C1316BV18 > CY7C1316BV18 PDF资料 > CY7C1316BV18 PDF资料3第17页
初步
在上电时被加载到指令寄存器或
每当TAP控制器给出一个测试逻辑复位状态。
SAMPLE Z
该SAMPLE Z指令导致边界扫描寄存器
要连接的TDI和TDO引脚时， TAP
控制器处于Shift-DR状态。 SAMPLE Z指令看跌
输出总线置于高阻抗状态，直到下一个命令是
在“更新IR ”状态给出。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。当
在SAMPLE / PRELOAD指令加载到在 -
梁支寄存器和TAP控制器处于Capture -DR
状态，在输入和输出引脚上的数据的快照时结
捕获的原始图像中的边界扫描寄存器。
用户必须意识到， TAP控制器时钟只能
工作在频率高达20 MHz ，而SRAM时钟
经营超过幅度快一个数量级。因为
还有，在时钟频率有很大差异，这是possi-
竹叶提取是在Capture-DR状态，输入或输出的意志
经过一个过渡。那么TAP可以尝试捕捉信号
而在过渡时期（稳态） 。这不会伤害
装置中，但也不能保证作为将成为的值
抓获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器将捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以达到TAP控制器的捕获设置了加
保持时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不
正确地捕捉到，如果没有办法在一个设计停止（或
一个SAMPLE / PRELOAD指令时慢）的时钟。如果这
是一个问题，它仍然是可能的以捕获所有的其它信号和
简单地忽略CK和CK中捕捉到的值
边界扫描寄存器。
一旦数据被捕获，能够通过移出数据
把TAP进入Shift-DR状态。这会将bound-
TDI和TDO引脚之间进制扫描寄存器。
PRELOAD允许的初始数据图案被放置在所述
锁定的边界扫描寄存器单元的并行输出革命制度党
或连接到另一边界扫描测试操作的选择。
CY7C1316BV18
CY7C1916BV18
CY7C1318BV18
CY7C1320BV18
数据为样本和预紧阶段转移
可以并行执行要求，当是，虽然数据
捕获移出，预装的数据可以移入。
绕行
当BYPASS指令，在指令加载
注册和TAP置于Shift-DR状态，旁路
注册置于之间的TDI和TDO引脚。该
利用BYPASS指令的是，它缩短了
当多个设备被连接的边界扫描路径
同时在电路板上。
EXTEST
EXTEST指令使预加载的数据是
驱出通过系统输出引脚。该指令还
将选择的边界扫描寄存器连接串行
在移位-DR控制器的TDI和TDO之间的访问
状态。
EXTEST输出总线三态
IEEE标准1149.1任务的TAP控制器
能够把输出总线为三态模式。
边界扫描寄存器位于位＃ 47特殊位。
当此扫描单元，称为“外测试输出总线三态”
“更新-DR ”期间被锁存到预置寄存器
国家在TAP控制器，它将直接控制的状态
输出（Q总线）引脚，当EXTEST输入为
当前指令。当HIGH ，它可使输出
缓冲器以驱动输出总线。低电平时，此位将放置
输出总线为高阻状态。
这一点可以通过输入SAMPLE / PRELOAD设置或
EXTEST命令，然后转移所需的位成
单元格，在“SHIFT -DR ”状态。在“更新-DR ” ，值
加载到移位寄存器单元将锁存到预置
注册。当EXTEST指令输入，此位将
直接控制输出Q总线管脚。注意，这一点是
预先设定的高，以使能输出时，该设备是
电时，并且还当TAP控制器处于
“测试逻辑复位”状态。
版权所有
这些指令不落实，但可以留作
将来使用。不要使用这些指令。
文件编号： 38-05621牧师**
第17页24
